Вычитающий параллельный счетчик
ВЫЧИТМОЩИЙ ПАРАЛЛЕЛЬНЫЙ СЧЕТЧИК, содержащий разряды, каждый из которых содержит основной триггер, вспомогательный триггер, четыре элемента И, выходы которых соединены соответственно с входами установки и сброса основного триггера и входами установки и сброса вспомогательного триггера, а также содержащий в каждом разряде триггер памяти, прямой выход вспомогательного триггера каждого разряда соединен с первым входом nep-,j вого элемента И этого разряда-, второй и дополнительные входы которого соединены соответственно с первой тактовой шиной и инверсными выходами вспомогательных триггеров следующих разрядов, инверсный выход каждого вспомогательного триггера каждого разряда соединен с первым входом второго элемента И этого разряда, второй и дополнительные входаа которого соединены соответственно с первой тактовой шиной и инверсными выходами вспомогательных триггеров следуюшлх разрядов, инверсный выход основного триггера каждого разряда соединен с первым входом третьего элемента ч И этого разряда, второй вход которого соединен с второй тактовой шиной, которая соединена с первым входом четвертого элемента И каждого разряда, второй вход которого соединен с прямым выходом основного триггера этого разряда, отлич ающий ся тем, что, с целью расширения функциональных возможностей путем управления модулем счета в каждый разряд введен дополнительный триггер памяти дополнительный элемент И и эле (Л мент ИЛИ, выход которого соединен с вспомогательным входом второго элемента И этого разряда, входы элемента ИЛИ соединены соответственно с прямым выходом триггера памяти и выходом дополнительного элемента И этого разряда, входы дополнительного элемента И этого раз ел ряда соединены соответственно с прямым выходом дополнительного триггера памяти этого разряда и прямым 4: выходом вспомогательного триглгера предыдущего разряда во всех разрядах , кроме первого, где входи дополнительного элемента И Соединены с выходом дополнительного триггера памяти первого разряда и дополнительным входом счетчика.
СОЮЗ СОНЕТСНИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИН
3ДР Н 03 К 23/02
ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ
5 с
ОПИСАНИЕ ИЗОБРЕТЕНИЯ /"
Н АВТОРСНОМУ СВИДЕТЕЛЬСТВУ
-(21) 3483335/18-21 (22) 17. 08. 82 (46) 23.02. 84 Бюл. Р 7 (72) Л.А.Русанова и И.А.Баранов (53) 621.374.32 (088.8) (56) 1. Майоров С.A., Новиков Г.Ц.
° Принципы органиэации цифровых машин.
Л., "Машиностроение", 1974, с. 136146.
2. Авторское свидетельство СССР
Р 824441, кл. Н 03 К 23/00, 1980 (прототип). (54)(57) ВЫЧИТАЮЦИР ПАРАЛЛЕЛЬНЬй
СЧЕТЧИК, содержащий разряды, каждый из которых содержит основной триггер, вспомогательный триггер, четыре элемента И, выходы которых соединены соответственно с входами установки и сброса основного триггера и входами установки и сброса вспомогательного триггера, а также содержащий в каждом разряде триггер памяти, прямой выход вспомогательного триггера каждого разряда соединен с первым входом пер- вого элемента И этого разряда., второй и дополнительные вхо ы которого соединены соответственно с первой. тактовой шиной и инверсными выходами вспомогательных триггеров следующих разрядов, инверсный выход каждого вспомогательного триггера каждого разряда соединен с первым входом второго элемента И этого разряда, второй и дополнительные входы которого соединены
„„Я0„„! 075414 А соответственно с первой тактовой шиной и инверсными выходами вспомо- ( гательных триггеров следующих разрядов, инверсный выход основного триггера каждого разряда соединен с первым входом третьего элемента.
И этого pa=-ряда, второй вход которого соединен с второй тактовой шиной, которая соединена с первым входом четвертого элемента И каждого разряда, второй вход которого соединен с прямым выходом основного триггера этого разряда, отличающийся тем, что, с целью расширения функциональных возможностей путем управления модулем счета в каждый разряд введен дополнительный триггер памяти дополнительный элемент И и элемент ИЛИ, выход которого соединен с вспомогательным входом второго элемента И этого разряда, входы элемента ИЛИ соединены соответственно с прямым выходом триггера памяти и выходом дополнительного элемента И этого разряда, входы дополнительного элемента И этого разряда соединены соответственно с прямым выходом дополнительного триггера памяти этого разряда и прямым выходом вспомогательного триггера предыдущего разряда во всех разрядах, кроме первого, где входй дополнительного элемента И соединены с выходом дополнительного триггера памяти первого разряда и дополнительным входом счетчика.
1075414
Изобретение относится к вычислительной технике и автоматике и может быть использовано в устройствах управления вычислительных машин для подсчета циклов в операциях ускоренного счета по сложным алго- 5 ритмам, а также для органиэации гибких дисциплин обслуживания запросов на прерывание программы.
Известен вычитающий параллельный счетчик, содержащий основной и вспо- 10 могательный триггеры и четыре элемента И, входы установки и сброса триггеров соединены с выходами соответствующих элементов И, прямой и инверсный выходы вспомогательного триггера соединены с первыми входами соответственно первого и второго элементов И, а прямой и инверсный выходы основного триггера соединены с входами соответственно третьего и четвертого элементов И того же разряда, вспомогательные входы первого и второго элементов И соединены с первой тактовой шиной, вторая тактовая шина соединена с вспомогательными входами третьего и четвертого элементов И, а дополнительные входы первого и второго элементов И соединены с инверсными выходами вспомогательных триггеров последующих разрядов 51) .
Недостатком этого вычитающего параллельного счетчика является ограниченность его функциональных возможностей.
Наиболее близким к предложенному техническому решению является вычитающий параллельный счетчик, содержащий разряды, каждый из которых содержит основной триггер, вспомогатель ный триггер, четыре злемен- 40 та И, выходы которых соединены соответственно с входами установки и сброса основного триггера и входа ми установки и сброса вспомогатель- ного триггера, а также содержащий в каждом разряде триггер памяти, прямой выход вспомогательного триг— гера каждого разряда соединен с первым входом Первого элемента И этого разряда, второй и дополнительные входы которого соединены соответственно с первой тактовой шиной и инверсными выходами вспомогательных триггеров следующих разрядов, инверсный выход каждого вспо. могательного триггера каждого разряда соединен с первым входом второго элемента И этого разряда, второй и дополнительные входы которого соединены соответственно с первой тактовой шиной и инверсными выходами вспомогательных триггеров следующих разрядов, инверсный выход основного триггера каждого разряда соединен с первым входом третьего элемента И этого разряда, второй
BxQö которого соедин ен с Б торой тактовой шиной, которая соединена с первым входом четвертого злеме11та
И каждого разряда, второй вход которого соединен с прямым выходом Основного триггера этого разряда I 2"j.
Недостатком известного вычита:зщего параллельного счетчика также является ограниченность функциональных воэможностей, так как Он не обеспечивает возможности управления модулем счета.
Целью изобретения является расши. рение функциональных возможностей путем управления модулем счета.
Поставленная цель достигается тем, что в вычитающий параллельный счетчик, содержащий разряды, каждый из которых содержит основной триггер, вспомогательный триггер, четыре элемента И, выходы которых соединены соответственно с входа-.1и с:ановки и сброса основного триггеl>B .1 1 входами установки и сброса вс :;омогательного триггера, а также содержащий в каждом разряде триггер памяти, прямой выход вспомогател.=.— ного триггера каждого разряда сседи—
НЕН С ПЕРВЫМ ВХОДОМ ПЕРВОГО Э вЂ Емента И этого разряда, второй и допслнительные входы которого соединены соответственно с первой так-..:овой шиной и инверсными выходами вспомогательных триггеров следующих разрядов, инверсный выход каждого вспомогательного триггера каждого разряда соединен с первым входом второго элемента И этого разряда, второй и дополнительные входы которого соединены соответственно с первой тактовой шиной и инверсньз.ж выходами вспомогательных триггер.в следующих разрядов, инверсный вы-ход основногo триггера каждого разряда соединен с первым входом третьего элемента И этого разряд;;.„второй вход которого соединен с второй тактовой шиной, котора.;-.. соединена с первым входом четвертого элемента И каждого разряца, второй вход которого соединен с прямым выходом основного триггера этого разряда, в каждый разряд введен введен дополнительный триr:— Gp памяти, дополнительный элемент И и элемент ИЛИ, выход которого соединен с вспомогательным входом второго элемента И этого разряда, входы элемента ИЛИ соединены соответственно с прямым выходом триггера памяти и выходом дополнительного элемента И этого разряда, входы дополнительного элемента И этого разряда соединены соответственно с прямым выходом дополнительного триггера памяти этого разряда и прямым выходом вспомогательного триггера предыдущего pa=-:ряl 0 75414 да Во всех разрядах, кроме первого, где входы дополнительного элемента
И соединены с выходом дополнительного триггера памяти первого разряда и дополнительным входом счетчика.
На чертеже представлена струк- 5 тур гая схема трехразрядного вычитающего параллельного счетчика.
Вычитающий параллельный счетчик содержит разряды 1-1 — 1-3, каждый ip из которых содержит основной триггер 2-1 — 2-3, вспомогательный триггер 3-1 — 3-3, четыре элемента
И 4-1 — 4-3 + 7-1 — 7-3, выходы которых соединены соответственно с входами установки и сброса основного, триггера 2-1 — 2-3 и входами установки и сброса вспомогательного триггера 3-1 — 3-7, а также содержащий в каждом разряде триггер
8-1 — 8-3 памяти, прямой выход вспомогательного триггера 3- каждого
i-ro разряда соединен с первым входом первого элемента И 4-i этого разряда, второй и дополнительный нходы которого соединены соответственно с первой тактовой шиной 9 и инверсными выходами вспомогательных триггеров следующих разрядов, инверсный выход каждого вспомогатель. ного триггера 3-i каждого i-го раз- 3Р ряда соединен с первым входом второго элемента И 5-i этого разряда, второй и дополнительные входы которого соединены соответственно с первой тактовой шиной 9 и инверс- 35 ными выходами вспомогательных триггеров следующих разрядов, инверсный выход основного триггера 2 †каждого i-ro разряда соединен с первым входом третьего элемента И 40 б-1 этого разряда, второй вход которого соединен с второй тактовой шиной 10, которая соединена с перным нходом четвертого элемента И
7-i каждого разряда, второй вход 4 которого соединен с прямым выходом основного триггера 2 †этого разряда. Разряды содержат также дополнительный триггер 11-1 — 11-3 памяти, дополнительный элемент И 12-1
12-3 и элемент ИЛИ 13-1 — 13-3, вы-.. ход которого соединен с вспомогательным входом второго элемента
И.5-i этого i-ro разряда, входы элемента ИЛИ 13-i соединены соответственно с прямым выходом триггера 8-1 памяти и выходом дополнительного элемента И 12 †этого 1-го разряда, входы дополнительного элемента И 12-I этого разряда соединены соответственно с прямым выхо- 60 дом дополнительного триггера 11-! памяти этого разряда и прямым выходом вспомогательного триггера
3-1-1 предыдущего -1-го разряда во всех разрядах, кроме первого, 65 где входы дополнительного элемента
И 12-1 соединены с выходом дополнительного триггера 11 — 1 памяти первого разряда и дополнительным входом 14 счетчика.
Вычитающий параллельный счетчик работает следующим образом.
Вычитание единиц осуществляется счетчиком тогда, когда триггеры
8-1 — 8-3 находятся в единичном состоянии, а триггеры 11-1 — 11-3 в нулевом состоянии.
В этом случае правило переключения состояний разрядов счетчика следующее. Если счетчик находится в состоянии C(t) =...1000...0, то следующее состояние равно С(a+1)=
=...0111...1, причем старшие разряды счетчика не меняют свои состояния. Другими словами 1 -й разряд счетчика переключается в следующее состояние, если конъюнкция
С „ „Л С A.../1С.,„= 1, т.е. если все младшие разряды до f -го находятся в нулевом состоянии. Если это условие не выполняется, то 1 -й разряд сохраняет предыдущее состояние.
Пример.Пусть содержимое триггеров 2-1 — 2-3 соответственно равно 1, 0 и 0 (триггер 2-1 соответствует старшему разряду, триггер 2-3 — младшему разряду счетчика) .
В этом случае элементы И 4-1 и 5-2 открыты, а элементы И 5-1, 4-2 и 4-3 закрыты, при ем элемент И 5-1 закрыт нулевым логическим сигналом инверсного выхода триггера 3-1, а вентили-элементы И
4-2 и 4-3 — нулевым логическим сигналом прямого выхода триггеров
3-2 и 3-3 соответственно.
При поступлении первого счетного импульса триггер 2-1 установится н ноль, а,триггеры 2-2 и 2-3 — в .единицу., Содержимое счетчика окажется равным 011.После перезаписи кода 011 во вспомогательные триггеры 3-1, 3-2 и 3-3 открытым будет лишь элемент И 4-3. Остальные элементы И управляющие входами триггеров 2-1 и 2-3, будут закрыты, причем элементы И 4-1, 4-2, 5-1, 5-2 и 5-3 будут закрыты нулевым логическим сигналом инверсного выхода триггера 3-3, элементы И 7, 4-1, 5-1 и 5-2 — дополнительно нулевым логическим сигналом инверсного выхода триггера 3-2, а элемент И 4-1 — нулевым логическим сигналом прямого выхода триггера
3-1. B связи с этим очередным счетным импульсом триггер 2-3 установится в ноль, а триггеры 1 и 2 сохранят прежнее состояние и, таким образом, содержимое счетчика станет равным 010. При другой разрядности
1075414
Пусть в счетчике записан код
100, при этом пусть К = j=2, т.е. триггеры 11-2, 11-3 находятся в единичном состоянии, а триггеры 8-2, 8 — 3 и 11 — 1 — в нулевом.
При поступлении первого счетного импульса триггер 2-.1 установится в нулевое, а триггер 2-2 — в единичное-состояние. В счетчике. таким образом, установится код 010. счетчика или другом его начальном состоянии устройство работает аналогично, Стирание единиц (вычитание двоек, четверток, восьмерок и т.д.) осущест вляется счетчиком при нулевом сос- 5 тоянии триггеров 8-1 — 8-3 и 11-1
11-3. Это достигается тем, что при этом условии элементы И 5-1 — 5-3 закрыты нулевым логическим сигналом соответственно элементов ИЛИ
1 3 — 1 — 13-3..
Стирание с последующим вычитанием из содержимого счетчика 2
{пересчет по степени 2) ) осуществляется при нулевом состоянии тригге ров 8-i-х (i=0,1,...,j-1) разряДов при условии, что триггеры 8-i старших разрядов i =j, j )1,..., n находятся в единичном состоянии, а все триг, геры 11- „ — в нулевом состоянии. 20
Пример. Пусть в трехразрядном счетчике записано число 111, триггер 8-1 находится в единичном состоянии, а триггеры 8-2, 8-3, 11-1 — 11-3 — в нулевом состоянии.
В этом случае первый счетный импульс проходит только на вход триггера
2-3 и устанавливает его в ноль, в результате в счетчике код числа станет равным 110. Для второго счетного 30 импульса, таким образом, будет открыт только элемент И 4-2. В результате чего триггер 2-2 установится в ноль, и в счетчике останется код
100 (показание его уменьшится 35 на 2 ). Таким образом, пересчет К-го разряда в данном случае К=2 осуществлен по степени 2. Очевидно на
1 каждом последующем счетном импульсе при большей разрядности счетчика с
2 в дальнейшем вычиталось бы число 2.
Пересчет по убывающим степеням, начиная со. степени 2" " (К4 )осуществляется при нулевом состоянии триггеров 8- i-x (1 =0,1,...,j-1) разря; дов при условии, что триггеры 8-.{ старших разрядов j, j +i,...,m находятся в единичном, триггеры 11- К
11-{с+1,...,11- n — в нулевом, а разряды 11- )С -1,...,11-0 в единичном состоянии.
Работу устройства проиллюстрируем на примере трехраэрядного счетчика.
При поступлении второго счетного импульса триггер 2-2 установится в нулевое, триггер 2-3 — в единичное состояние, а триггер 2-1 состояние не изменит. В счетчике будет код 001. Таким образом, пересчет содержимого счетчика осуществлен по убывающим степеням.
Стирание с последующим вычитанием из содержимого счетчика чисел 2> и пересчетом,..., (,..., разрядов (с ) (t 2 1 ",2" "осуществляется. Аналогично построенный многоразрядный счетчик можно таким же образом настроить на вычитание четверок, восьмерок, шестнадцати и т.д. причем степень максимально вычитаемого числа определяется крайней правой единицей в коде числа, записанного в триггеры 8-1. — 8-3. Стирание с последующим вычитанием из содержимого счетчика чисел 21 и пересчетом )С-ro разряда { Кс)) по степени 2 )с " осуществляется при нулевом состоянии триггеров 8- l-x (1 =0,1,..., j -1) разрядов при условии, что триггеры 8 в 1 старших разрядов ), +1,..., и находятся в единичном состоянии, а все триггеры 11- 1, кроме (К-1) -r о находятся в нулевом состоянии, причем содержимое триггера 11- )с -1 единичное. Работу устройства для этого случая поясним на примере трехразрядного счетчика. Пусть в счетчике содержится код 111, в триггерах 8-1 — 8-3 — код 100 и в триггерах 11-1 — 11-3 — код 010. В соответствии с принятыми обозначениями j=2, К= 1. В этом случае при поступлении первого счетного импульса триггер 2-3 установится в нулевое состояние, а триггеры ,2-2 и 2 — 1 останутся в прежнем состоянии. В счетчике установится код 110. После перезаписи кода 110 в триггеры 3-1 — 3-3 открытым будет только элемент И 4-2. Вторым счетным импульсом триггер 2-2 установится в ноль, а триггеры 1 и 3 сохранят прежнее состояние. В счетчике установится код 100. При нулевом состоянии триггеров 8- 1-х (ч = =0,1,...,1-1) разрядов при условии, что триггеры старших разрядов 8- ), 8= j+1,...,8-п, находятся в единичном, а все триггеры 11- кроме 11= F -1, 11= f -1, 11 = 1 -1 в нулевом состоянии. Устройство при этом работает аналогично укаэанному. Изменения содержимого счетчика для случая и =7, =б, =4, ) = 2 поясняются таблицей. 1075414 Содержимое счетчика Примечание 1 1 1 1 1 1 1 1 Исходное состояние 1 1 1 1 1 1 1 0 1 1 1 1 1 1 0 0 2 1 0 2 0 0 2" 3. 1 1. 1 0 0 0 0 2 0 0 .2 1 1 -1 0 0 0 0 0 гЗ 0 0 25 0 1 0 0 0 0 0 0 2 0 0 0 0 0 0 0 0 2 J У Таким образом, обеспечивается возможность счета в различных режимах на различных модулях счета. Номер счетного импульса 1 1 1 1 1 0 Ь 1 1 1 1 1 0 1 1 1 0 1 0 1 1 0 0 0 0 Коэффициент пересчета 1075414 Составитель О.Скворцов Редактор В.Данко Техред В.далекорей Корректор В.Гирняк Заказ 517/50 Тираж 862 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж 35, Раушская наб., д. 4/5 Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4
