Реверсивный счетчик

 

РЕВЕРСИВНЫЙ СЧЕТЧИК по авт. св. № 824449, отличающийся тем, что, с целью повышения достоверности функционирования, первый выход. Tpeifbero RS-триггёра каждого нечетного разряда соединен с дополнительными R-входами первого и второго RS-триггеров последующего разряда, а второй выход третьего RSтриггера каждого нечетного разряда соединен с дополнительными входами первого и второго элементов И-НЕ последующего разряда. (Л о: сх о :о х

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (19) (11) 3(51) Н 03 К 23/24

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

И ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

f10 ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (61) 824449 (21) 3458811/18-21 (22) 29.06.82 (46) 07 01.84. Бюл. Р 1 (72) Г. С. Брайловский (53) 621.374.322(088.8) (56) 1-Авторское свидетельство СССР

Ф 824449, кл . Н 03 К 23/24, 1980 (прототип). (54) (57) РЕВЕРСИВНЫЙ СЧЕТЧИК по авт. св. )) 824449, о т л и ч а ю щ и йс я тем, что, с целью повышения достоверности функционирования, первый выход третьего RS-триггера каждого нечетного разряда соединен с дополнительными R-входами первого и второго RS-триггеров последующего разряда, а второй выход третьего RSтриггера каждого нечетного разряда соединен с дополнительными входами первого и второго элементов И-НЕ последующего разряда.

1066039

Изобретение относится к построению устройств цифровой вычислительной техники, преимущественно на потенциальных логнческих элементах интегральных микросхем.

По основному авт. св. М 824449 известен реверсивный счетчик, содержащий счетный вход, первый и второй управляющие входы и разряды, каждый иэ которых содержит первый, второй и третий RS-триггеры на элементах

И-НЕ, второй выход первого RS-триггера каждого разряда соединен с Sвходом третьего RS-триггера того же разряда, второй выход второго RSтриггера соединен с В-входом третье- 15

ro RS-триггера, второй выход третьего RS-триггера соединен с S-входом второго RS-триггера, первый выход которого соединен с S-входом первого

Rs-триггера, а каждый четный разряд 20 содержит также первый и второй элементы И-НЕ, выход первого элемента .И-НЕ соединен с S-входами первого и третьего RS-триггеров того же разря да, выход второго элемента И-НЕ соединен с В-входом третьего и S-входом второго RS-триггеров того же разряда, а первый выход первого RS-триггера соединен с входом первого элемента И-НЕ того же разряда, первый выход второго RS-триггера соединен с входом второго элемента И-НЕ того же разряда, первый управляющий вход соединен с входами первых и вторых элементов И-НЕ, второй управляющий вход соединен с B-входами первого и второго HS-триггеров четных разрядов, а счетный вход соединен с R-входами первого и второго HS-триггеров первого разряда, кроме того, второй выход первого HS-триггера каждого нечетного40 разряда соединен с-R- âõîäàìè первого и второго RS-триггеров следующего разряда, второй выход второго RSтриггера каждого нечетного разряда соединен с входами первого и второго 45 элементов И-НЕ следующего разярда, выход первого элемента И-НЕ каждого четного разряда соединен с R-входами первого и второго RS-триггеров следуницего разряда, а второй выход нторого RS-триггера каждого четного разряда соединен с R-входами первого и второго RS-триггеров следующего разряда C13 .

Недостатком известного ренерсивного счетчика является относительно низкая достоверность функционирования, так как при реверсе счетчика возможны сбои его исходного состояния.

Цель изобретения — повышение дос- 60 товерности функционирования реверсивного счетчика.

Поставленная цель достигается тем, что в реверсивном счетчике, содержа— щем счетный вход, первый и нторой уп-65 равляющие входы и разряды, каждый иэ которых содержит первый, второй и третий RS-триггеры на элементах И-НЕ, второй выход перного RS-триггера каждого разряда соединен с 8-входом третьего ВЯ-триггера каждого разряда соединен с S-входом третьего RSтриггера того же разряда, второй выход второго триггера соединен с S-входом третьего RS-триггера, второй выход третьего RS-триггера соединен с S-входом второго RS-триггера, первый выход которого соединен с

S-входом первого RS-триггера, à каж; дый четный разряд содержит также первый и второй элементы И-НЕ, выход первого элемента И-HE соединен с Sвходами первого и третьего RS-триггеров того же разряда, выход второго элемента И-НЕ соединен с R-входом третьего и. S-входом второго RS-триггеров того же разряда, а первый выход первого RS-триггера соединен с

ЬходоМ первого элемента И-НЕ того же разряда, первый выход йторого RSтриггера соединен с входом второго элемента И-НЕ, того же разряда, первый управляющий вход соединен с входами первых и вторых элементов И-НЕ, второй управляющий вход соединен с

R-входами первого и второго RS-триггеров четных разрядов, а счетный вход соединен с R-входами первого и второго RS-триггеров первого разряда, второй выход первого RS-триггера каждого нечетного разряда соединен с R-входами первого и второго RSтриггеров следующего разряда, второй выход второго BS-триггера каждого нечетного разряда соединен с входами первого и второго элементов И-НЕ следующего разряда, выход перво-. го элемента И-НЕ каждого четного разряда соединен с R-входами первого и нтэрого RS-триггеров следующего разряда, а второй выход второго RS-.òðèããåðà каждого четного разряда соединен с В-входами первого и второго HS-триггеров следующего разряда, первый выход третьего RS-триггера каждого нечетного разряда соединен с дополнительными В-входами первого и второго RS-триггеров последующего разряда, а второй выход третьего RS-триггера каждого нечетного разряда соединен с дополнительными входами первого и второго элементов И-НЕ последующего разряда.

На чертеже изображена структурная схема первых четырех разрядов счетчика.

Реверсивный счетчик содержит счетный вход 1, первый 2 и второй 3 управляющие входы и разряды 4-7, каждый из.которых содержит первый 8, второй 9 и третий 10 RS-триггеры на элементах .И-НЕ, второй выход первого HS-триггера 8 каждого разряда со10б 6039 единен с Б-входом третьего RБ-триггера 10 того же разряда, второй выход второго НБ-триггера 9 соединен с

R-входом третьего RS-триггера 10, второй выход третьего НБ-триггера 10 соединен с S-входом второго RS-триггера 9, первый выход которого сое,динен с S-входом первого RS-триггера

8, а каждый четный разряд содержит также первый 11 и второй 12 элементы

И-НЕ, выход первого элемента И-НЕ 11 соединен с Б-входами первого 8 и третьего 10 BS-триггеров того же разряда, выход второго элемента И-НЕ 12 соединен с R-входом третьего 10 и Sвходом второго 9 RS-триггера того же 15 разряда, а первый выход первого RSтриггера 8 соединен с входом первого элемента И-HE 11 того же разряда, первый выход второго ВБ;триггера 9 соединен с входом второго элемента

И-НЕ 12 того же разряда, первый управляющий вход 2 соединен с входами первых 11 и вторых 12 элементов И-НЕ второй управляющий вход 3 соединен с

B-входами первого 8 и второго 9 BSтриггеров четных разрядов, а счетный вход 1 .соединен с R — входами первого

8 и второго 9 RS-триггеров первого разряда .4, второй выход первого RS- . триггера 8 каждого нечетного разряда соединен с R-входами первого 8 и второго 9 RS-триггеров следующего разряда, второй выход второго RSтриггера 9 каждого нечетного разряда соединен с входами первого 11 и второго 12 элементов И-НЕ следующего разряда, выход первого элемента И-НЕ

11 каждого четного .разряда соединен с R-входами первого 8 и второго. 9

BS-триггеров следующего разряда, второй выход второго RS-триггера 9 каж- 40 дого четного разряда соединен с Rвходами первого 8 и второго 9 RS/ триггеров следующего разряда, первый выход третьего RS-триггера 10 каж— дого нечетного разряда соединен с до-4g полнитепьными B-входами первого 8 и второго 9 RS-триггеров последующего разряда, а второй выход третьего BS

TpHrrepa 10 каждого нечетного разряда соединен с дополнительными входами первого 11 и второго 12 элементов

И-НЕ последующего разряда.

Устройство производит подсчет числа срезов импульсов на входе 1. При подаче сигналов "1" на вход 3 и "0" на вход 2 осуществляется суммирующий счет. При подаче сигналов "0" на вход 3 и ."1" на вход 2 осуществляется вычитающий счет. Код состоя- ния счетчика снимается с первых входов первых триггеров 8 в нечетных разрядах и с первых выходов третьих триггеров 10 в четных разрядах.

Рассмотрим работу счетчика в основном режиме работы. 65

Ю

Для и -разрядного счетчика длительность сигнала "0" должна быть не менее,(о+ 2) t;, где за- задержка одного элемента И-НЕ ° После фронта сигнала на "входе 1 происходит переключение в "0" сигнала на втором выходе или первого 8 или второго 9

RS-триггера первого разряда 4, затем переключается третий RS-триггер 10 первого разряда 4. Наличие двух сигналов "0" на втором выходе первого триггера 8 (второго триггера 9) и втором (первом выходе третьего триггера 10 первого разряда 4 переводит в состояние "1" сигнала на .выходах первого и второго элементов ИНЕ 11 и 12 и на вторых выходах первого и второго RS-триггеров 8 и 9 второго разряда 5 вне зависимости от направления счета и исходного состояния второго разряда 5.

При этом на R-входах первого и второго RS-триггеров 8 и 9 третьего разряда происходит следующее: на одном входе поддерживается сигнал "1", на другом входе либо поддерживается сигнал "1" либо воздействует фронт импульса.

Поэтому на втором выходе первого

RS-триггера 8 или второго BS-триггера 9 разряда 6 либо поддерживается, либо появляется сигнал "0" который поддерживает либо переводит в состояние "1" сигналы на выходах первого и второго элементов И-НЕ 11 и 12 и на вторых выходах первого и второго RSтриггеров 8 и 9 четвертого разряда 7.

Таким образом, в худшем случае через (2n -1)t после фронта импульса на входе 1 на 8-входах первого и второго RS-триггеров 8 и 9 и входах первого и второго элементов И-НЕ 11 и и 12 всех разрядов появляются сигналы "0". После этого смена сигналов на входах 2 и.3 через любое промежуточное состояние не вызывает неалгоритмических переключений в счетчике .

Таким образом, в основном режиме работы минимальная длительность пери-. ода следования — (Зд +1ЯЗ р

В управляющем режиме работы только срез импульса на входе 1 должен подаваться после окончания переходных процессов, вызванныХ предшествующим

) срезсм. Без измененйй направления счета минимальная длительность сигнала на входе 1, соответствует (n+ 2)t О а минимальная длительность сигнала

"0" — 3tkc

В длит/льном режиме работы фронты и срезы, сигнала на входе 1 могут подаваться из условия сохранения правильного счета. Без изменения направления счета минимальная длительность сигнала "1" на входе 1 состоит 3t а минимальная длительность сигнала

"0" на входе 1 — 2t > + ь д, где дсn — время сокращения длительности

1066039

Составитель О. Скворцов

Редактор Н. Ковалева Техред М.Тепер КорректорЮ. макаренко

Тираж 866 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035 Москва,. Ж-35, Раушская наб., д. 4/5

Заказ 11059/59

Филиал ППП "Патент", г. Ужгород, ул. Проектная, импульса "0" при прохождении цепочки из Випоследовательно соединенных элементов И-НЕ.

При работе счетчика с изменением направления с ета максимальная частота следования счетных импульсов на .входе 1 для делительного и управляю4цвго режимов равняется 1/ (a+6)4 ©р ., при этом для..делительного режима длительность сигнала "0" на входе 1 We6uMi быть,не.менее 2t +,, 10 а ду: управляющего — (и+2) 3 .f / ., При. работе с.,ìäêñèìàëüным быстродействием изменение направления сче та можйЬ производить через (%+2)g+ Ц5 после среза импульса на входе 1 переключением сигналов на входах 2 и 3 в промежуточное состояние двух "0"

5а времяне менее 44 (, наличие задержки на (ll +2)k гарантирует оконча- 2() ние переходных процессов во всех разрядах счетчика. Появление двух сигналов "0" на входах 2 и 3 произведет во всех четных разрядах сброс первых и (или) вторых Rs-триггеров 8 и (или) 9 и (или) установку на выходах элемент в .11 и (или) 12, затем в последующих нечетных разрядах устанавливаются сигналы "0" на одном из вторых выходах первых или вторых

Rs-триггеров 8 или 9 и переключаются третьи триггеры 10 ° После этого можно установить сигнал "1" на. входе 2 или 3, а затем можно..подавать новый срез импульса на вход 1.

Разница между управляющими и делительным режимами при изменениях направления счета с максимальным быстродействием определяется разной степенью свободы выбора скважности входных импульсов.

Таким образом, предлагаемый счетчик обеспечивает достоверное функционирование при изменениях направления счета с минимальным периодом следования счетных импульсов { +6)

Аналогичный счетчик может быть выполнен на логических элементах ИЛИ

НЕ.