Система передачи и приема информации с коррекцией ошибок

 

СИСТЕМА ПЕРЕДАЧИ И ПРИЕМА ИНФОРМАЦИИ С КОРРЕКЦИЕЙ ОШИБОК, содержащая на передающей стороне последовательно соединенные блок кодирования и преобразователь кода, последовательно соединенные синхронизатор и генератор эталонного кода, последовательно соединенные регистр и модулятор, а также блок сумматоров по модулю два и блок считывания, выход которого подключен к управляющему входу регистра, при этом выходы преобразователи кода подключены к объединенным первым входам блока сумматоров по модулю два и регистра, .выходы генератора эталонного кода подключены к вторым входам блока сумматоров по модулю два, выходы которого подключены к другим входам регистра , выход синхронизатора подключен к объединенным входам блока кодирования , преобразователя кода и блока считывания, входы блока кодирования являются входами системы, на приемной стороне - последовательно соединенные элемент задержки, сумматор по модулю два, коррелятор, синхронизатор и генератор эталонного кода, последовательно соединенные первый корректор ошибок и второй корректор ошибок, а также демодулятор , выход которого подключен к входу элемента задержки и другим входам синхронизатора и сумматора по модулю два, выход которого подключен к первому входу первого корректора ошибок, выход генератора эталонного кода подключен к второму входу первого корректора ошибок и другому входу коррелятора , отличающаяся тем, что, с целью повышения помехоустойчивости , на передающей стороне введен сумматор по модулю два, входы которого соединены с выходами преоб& разователя кода, а выход сумматора по модулю два подключен к дополни (Л тельным входам регистра и блока сумматоров по модулю два, на приемной стороне введены последовательно соединенные пpeoбpaзQвaтeль кода, дополнительный сумматор по модулю два и первый инвертор, последовательно соединенные первый элемент ИЛИ, второй инвертор, элемент И и третий инвертор , а также выходной блок эле ментов И и второй элемент ИЛИ, входы 00 которого соединены с первыми выхода ми второго корректора ошибок, а выо ход второго элемента ИЛИ подключен ел к второму входу элемента И, вторые выходы второго корректора ошибок СО подключены к входам выходного блока элементов И, дополнительный вход которого соединен с выходом третьего инвертора, выход демодулятора подключен к входу преобразователя кода и третьему входу первого корректора ошибок, а выход первого инвертора подключен к третьему входу элемента И.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСИИХ

РЕСПУБЛИН

3(51) Н 04 1 1/10

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

H ABTOPCH0MY СВИДЕТЕЛЬСТВЪ/

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3429648/18-09 (22) 22.0 4.82 (46) 07.03,84. Бюл. 9 9 (72) P.Т.Сафаров, Л,М;Финк, Ф.И.Бруссер и Л,A,Ãîð (71) Ленинградский электротехниче— ский институт связи зим. проф. М.A.Áoí÷-Бруевича (53) 621,394.14(088.8) (56) 1. Авторское свидетельство СССР

Р 818024, кл. Н 04 Х 1/10, 1978.

2. Авторское свидетельство СССР

9 964998, кл. H 04 L 1/10, 1981. (54) (57) СИСТЕМА ПЕРЕДАЧИ И ПРИЕМА

ИНФОРМАЦИИ С КОРРЕКЦИЕЙ ОШИБОК, содержащая на передающей сторойе последовательно соединенные блок кодирования и преобразователь кода, последовательно соединенные синхронизатор и генератор эталонного кода, последовательно соединенные регистр и модулятор, а также блок сумматоров по модулю два и блок считывания, выход которого подключен к управляющему входу регистра, при этом выходы преобразователИ кода подключены к объединенным первым входам блока сумматоров по модулю два и регистра, .выходы генератора эталонного кода подключены к вторым входам блока сумматоров по модулю два, выходы которого подключены к другим входам регистра, выход синхронизатора подключен к объединенным входам блока кодирования, преобразователя кода и блока считывания, входы блока кодирования являются входами системы, на приемной стороне — последовательно соединенные элемент задержки, сумматор по модулю два, коррелятор, синхронизатор и генератор эталонного

„„SU„„1078653 А кода, последовательно соединенные первый корректор ошибок и второй корректор ошибок, а также демодулятор, выход которого подключен к входу элемента задержки и другим входам синхронизатора и сумматора по модулю два, выход которого подключен к первому входу первого корректора ошибок, выход генератора эталонного кода подключен к второму входу первого корректора ошибок и другому входу коррелятора, отличающаяся тем, что, с целью повышения помехоустойчивости, на передающей стороне введен сумматор по модулю два, входы которого соединены с выходами преобразователя кода, а выход сумматора Ж по модулю два подключен к дополнительным входам регистра и блока сум- /) маторов по модулю два, на приемной стороне введены последовательно сое- % диненные преобразователь кода, дополнительный сумматор по модулю два Я и первый инвертор, последовательно соединенные первый элемент ИЛИ, вто- ®" рой инвертор, элемент И и третий инвертор, а также выходной блок элементов И и второй элемент ИЛИ, входы 3 которого соединены с первыми выхода- (ф ми второго корректора ошибок, а выход второго элемента ИЛИ подключен к второму входу элемента И, вторые выходы второго корректора ошибок подключены к входам выходногО блока элементов И, дополнительный вход которого соединен с выходом третьего инвертора, выход демодулятора подключен к входу преобразователя кода и третьему входу первого корректора ошибок, а выход первого инвертора подключен к третьему входу элемента И.

1078653

Изобретение относится к электро связи и может быть использовано в телеметрии и при передаче данных, Известна система передачи и приема информации с коррекцией ошибок, содержащая на передающей стороне последовательноо соединенные синхрониз атор, генератор эталонного кода, блок сумматоров по модулю два и регистр, а также модулятор, на приемной стороне — демодулятор и объединенные по 10 входу сумматор по модулю два и элемент задержки, выход которого подключен к второму входу сумматора по модулю два, выход которого подключен к первому входу коррелятора, к второ-15 входу которого подключен выход генератора эталонного кода, к второму входу которого подключен выход синхронизатора 51 ).

Недостаток укаэанной системы

20 низкая помехоустойчивость.

Известна также система передачи и приема информации с коррекцией ошибкок, содержащая на передающей стороне последовательно соединенные блок кодирования и преобразователь кода, последовательно соединенные синхронизатор и генератор эталонного кода, последовательно соединенные регистр и модулятор„ а также блок сумматоров по модулю два и блок считывания, выход которого подключен к управляющему входу регистра, при этом выходы преобразователя кода подключены к объединенным первым входам блока сумматоров по модулю два и регистра, выходы генератора эталонного кода подключены к вторым входам блока сумматоров по модул два, выходы которого подключены к 40 другим входам регистра, выход синхронизатора подключен к объединенным входам блока кодирования, преобразователя кода и блока считывания, входы блока кодирования являются входа- 4 ми системы, на приемной стороне последовательно соединенные элемент задержки, сумматор по модулю два, коррелятор, синхронизатор и генератор эталонного кода, последовательно соединенные первый корректор ошибок и второй корректор ошибок, а также демодулятор, выход которог подключен к входу элемента задержки и другим входам синхронизатора и сумматора по модулю два, выход которого подключен к первому входу первого корректора ошибок, выход гене ратора эталонного кода подключен к второму входу первого корректора ошибок и другому входу коррелятора, 60 выход демодулятора подключен к второму входу второго корректора ошибок, а выход синхронизатора подключен к объединенным третьим входам первого корректора ошибок и второго, 65 корректора ошибок, выход которого является выходом системы C2 a °

Недостатком известной системы является низкая помехоустойчивость, вследствие чего 25% двухкратных Оши бОк не исправляется и не обнаруживается °

Цель изобретения — повышение помехоустойчивости.

Для достижения указ анной цели в систему передачи и приема информации с коррекцией ошибок, содержащую на передающей с TopQHе последовательно соединенные блок кодирования и преобразователь кода, последовательно соединенные синхронизатор и генератор эталонного кода, последовательно соединенные регистр и модулятор, а также блок сумматоров по модулю два и блок считывания, выход которогорегистра, при этом выходы преобразователя кода подключены к объединенным первым входам блока сумматоров по модулю два и регистра, выходы генератора эталонного кода подключены к вторым входам блока сумматоров по модулю два, выходы которого подключены к другим входам регистра, выход синхронизатора подключен к объединенным входам блока кодирования, преобразователя кода и блока считывания, входы блока кодирования являются входами системы, на приемной стороне — последовательно соединенные элемент задержки, сумматор по модулю два, коррелятор, синхронизатор и генератор эталонного кода, пос- ледовательно соединенные первый корректор ошибок и второй корректор оши-: бок, а также демодулятор, выход которого подключен к входу элемента задержки и другим входам синхронизатора и сумматора по модулю два, выход которого подключен к первому входу первого корректора ошибок, выход генератора эталонного кода подключен к второму входу первого корректора ошибок и другому входу коррелятора, на передающей стороне введен сумматор по модулю два, входы которого соединены с выходами преобразователя кода, а выход сумматора по модулю два подключен к дополнительным входам регистра и блока сумйаторов по модулю два, на приемной стороне введены последовательно соединенные преобразователь кода„ дополнительный сумматор по модулю два и первый инвертор, последовательно соединенные первый элемент ИЛИ, второй инвертор, элемент И и третий инвертор, а также выходной блок элементов И и второй элемент ИЛИ, входы которого соединены с первыми выхо дами второго корректора ошибок, а выход второго элемента ИЛИ подключен к второму входу элемента И, вто) О 8653 рые выходы второго корректора ошибок подключены к входам выходного блока элементов И, дополнительный вход которого соединен с выходом третьего инвертора, выход демоцуля.тора подключен к входу преобразователя кода и третьему входу первого корректора ошибок, а выход первого инвертора подключен к третьему входу элемента И, На фиг, 1 приведена структурная электрическая схема системы передачи и приема информации с коррекцией ошибок; на фиг. 2 — схема преобразователя кода, Система передачи и приема информа ции с коррекцией ошибок содержит на передающей стороне блок 1 кодирования, преобразователь 2 кода, регистр

3, блок 4 сумматоров по модулю два, генератор 5 эталонного кода, синхронизатор 6, блок 7 считывания, модулятор 8 и сумматор 9 по модулю два, на приемной стороне — демодулятор 10, сумматор 11 по модулю два, элемент 12 задержки, синхронизатор

13, генератор 14 эталонного кода, коррелятор 15, первый корректор 16 ошибок, второй корректор 17 ошибок, элементы ИЛИ 18 и 19, второй инвертор 20, элемент И 21, третий инвертор 22, выходной блок 23 элементов

И, преобразователь 24 кода, дополнительный сумматор 25 по модулю два и первый инвертор 26, Система работает следующим образом, В блоке 1 кодирования формируется исходный двоичный кодовый сигнал в виде К-разрядных слов, которые в преобразователе 2 кода (фиг. 2) преобразуются в () -значные слова в соответствии с кодом Хэминга, исправляющим однократные ошибки, Полученные и-значные кодовые комбинации записываются в регистр 3 (подаются на его первые входы) и следуют на первые входы блока 4 сумматоров по модулю два. На вторые входы блока 4 сумматоров по модулю два подаются п-значные эталонные слова, вырабатываемые в генераторе 5 эталонного кода. В блоке сумматоров по модулю два производится поэлементное суммирование по модулю два символов информационного и эталонного слов.

В сумматоре 9 по модулю два определяется символ .<..=0+ ? а„.

i=1 где а. — символ кода на выходе пре1 обраэователя 2 кода. Этот символ с выхода сумматора 9 по модулю два поступает на вход блока 4 сумматоров по модулю два, где формируется символ

=а Яt

n++1 n++1 n++1 где Ъ„,1 - дополнительный символ, вы= даваемый генератором 5 эталонного кода, Кодовый сигнал с выходов блока 4 сумматоров по модулю два вводится в регистр 3 через его другие входы. При этом в регистре 3, содержащем

2„ „ ячеек, формируется кодовый сиг нал (0,. 1 С аг Сга С ...а С а С причем символы d u ci размещаются соответственно в ячейках с нечетными и четными номерами.

Из регистра 3 кодовый сигнал счи- 15 тывается по сигналам, которые вырабатывает блок 7 считывания, При этом параллельный код преобразуется в последовательный, B модуляторе 8 производится преобразование этого кода в код, который используется для передачи сигналов.

На выходе демодулятора 10 при отсутствии помех образуется такая же последовательность посылок a . и с7 т

25 которая поступает на вход модулятора 8. Последовательный кодовый сигнал вводится на первый вход сумматора 11 по модулю два непосредственно и с задержкой на длительность одной посылки (посредством элемента 12 задержки) на второй вход сумматора 11 по модулю два, При этом происходит восстановление на четных позициях кодового слова элементов

Ь . эталонного кода

СаСаС аС ...о<Са

112 233 44 55" on n+1 п1-1 г а а4С а. --. С а

4Р "1 2 г 3 344 55 n n n+1 n+1 где е(,1= а,.+„9с,.; Ь, = a,.Qc., так как

С, = а;ЯЬ„

Восстановленный эталонный кодовый сигнал 1п .поступает на вход корреля1

45 тора 15, на другой вход которого следует кодовый сигнал Ь с выхода

1 генератора 14 эталонного кода, Коррелятор 15 в каждой тактовой точке вычисляет функцию X Ь.b и выделяет

1 1 ,(=1 .основной пик функции корреляции, соответствующий групповому синхросигналу, т. е. сигналу, обозначающему, например, начало кодового 2 (n>1)-раз» ° рядного сигнала. Этот синхросигнал служит для обеспечения синфазности сигнала, формируемого синхронизатором 13, с входным сигналом.

В первый корректор 16 ошибок вво60 дится последовательность посылок с выхода демодулятора 10 ...p c a с ..

П П в+1 11 1 2 3 > 4 А41 с выхода сумматора ll по моду3по два и сигналы Ь,ЬгЬэЬ4 bn Ь >41 с выхо,qa генератора 14 эталонного кода.

1078653

Т а блиц а1

Ошибка после демодулятора ФРМ

Ошибка в канале

Корректор

)VX: Х2Х 3

Корректор

Л 2 Я

Пример...а. c„„. ° . ...с, а

001

000...а

010

110...с,а с с1а2

010

110...ал с„,.

011

110...а„сла 000

011...а,с„а с аАасгаЗ ° °...а„с„а .. й» а с g ° °

000

011

° ° * аЛС., с "Лаяс а а „с„асс

° слатсгаз

000

101

000

000...а,,с,,а с

Первый корректор 16 ошибок произ» водит инвертирование тех посылок;а„ которые находятся между двумя искаженными элементами Ъ, Например, если сравнение b< и Ь„ показывает, что имеются отличия в элементах Ъ„ и >Ь„, а также Ь и b то посылка а инвертируется, Частично скорректированная последонательность ...л.,а ... Ф„ подается во второй корректор 17 ошйбок, В нем по правилу Хэминга исправляются однократные ошибки, Например, если на вход первого корректора 16 ошибок поступает последОвательность, в которой искажены элементы а,с„Cg >> то из-за отличия элементов Ь и b а также 6> и b н первом корректоре

16 ошибок иннертируют элемент

Далее последовательность с искаженным элементом @Л вводится но второй корректор 17, н котором обнаруживается и исправляется искаженный элемент сФ„.

В табл, 1 приведены возможные виды однократных (г =1) и двухкратных (t =2) ошибск, возникающих в канале (искаженные символы с чертой сверху), те же оши бки, пре образов анные в демодуляторе, корректор Цл= л0 0 (где 1„ 0 при Ъ; = Ь„ и 1; =1 при „ Ь ), и корректор кода Хэминга

" = й,о йз, показывающий наличие однократной или днухкратной ошибки н кодовой группе, состоящей из исходных элементов с а а ...,д

1 2 Э " 6"

В табл. 2 показаны сигналы 0

5 у!! и 1 на выходах дополнительного сумматора 25 по модулю дна, первого иннертора 26, первого и второго элементов ИЛИ 18 и 19, второго иннертора 20, элемента И 21, третьего

1О иннертора 22, а также на входах элемента И 21 для семи случаев однократных и двухкратных ошибок и случая отсутствия ошибок, Из данных табл. 2 видно, что при

15 отсутствии ошибок (пример 8) и в случаях 1-4, б и 7 (нсе однократные ошибки. и 75% днухкратных ошибок н кодовых комбинациях) блок 23 элементов И пропускает на выход скорректированные слова. Если возникают ошибки, показанные в примере 5 (табл. 1), то блок 23 элементов И не пропускает слова с такими нидами ошибок (они отбраковынаются), 25

Таким образом, предлагаемая система по сравнению с известной обеспечивает более высокую помехоустойчивость приема сигналов за счет обнаружения (отбраковки) всех двухкратных ошибок.

1078653

Таблица2

Блок

Пример

21 21 22 (вхо- (вы- (выход) Решение ды) ход) 0

1 011

1 001

0 101

1 101 .1 111

0

0

1 101

1 100

0 110

25 26 18 20 19 (выход) (B61- (выход) (выход) (выход ход) Ошибочно принятое решение отбраковывается

1078653

Ю

Х

Составитель В.Орлов

Редактор С.Квятковская Техред M.Êóçüìà Корректор A.Çèìoêîñoâ

Заказ 987/54 Тирам 635 Псщпнсное

ВНИИПИ Государственного ковактета СССР по делам изобретений и открытий

113035, Москва, ж-35, Раушская наб„д. 4/5 е

Филиал ППП Патент, r,Óêãoðîä, ул,Проектная, 4