Цифровая система связи с коррекцией ошибок

 

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

3(59 Н 04 1

"" - @Д,Эта . - "-.ФС.. :..т

ОПИСАНИЕ ИЗОБРЕТЕНИЯ-:- -":..:- /

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

) (21) Д428897/18-09 (22) 2Q.04.UZ (4б) 07.11.83. Бюл. 9 41 (72) P T.Ñàôàðîâ (71) Ленинградский электротехнический институт связи им. проф.

N.A.Бонч-Бруевича (53) б21.394.2(088.8) (56) 1. Справочник по телеметрии.

Пер.. с англ. под ред. P.Ò.CàÔàðîâà, .М., Машиностроение, 1971, с.202. 2. Авторское свидетельство СССР !

9 818024, кл. H 04 L 3j30, 1979 (прототип). (54)(57) ЦИФРОВАЯ СИСТЕМА СВЯЗИ С

КОРРЕКЦИЕЙ ОИЩБОК, содержащая на передающей стороне последовательно соединенные коммутатор, преобразователь аналог-цифра, блок регистров, формирователь сигналов и передатчик, последовательно соединенные синхронизатор, генератор эталонных сигналов, блок сумматоров по модулю два и и -разрядный регистр, выход которо- го подключен к третьему входу фор мирователя сигналов, четвертый вход которого ;объединен с управ« ляющим входом,передатчнка, управляющим входом коммутатора, управ" ляющим входом преобразователя аналог«цифра и подсоединен к выходу синхронизатора, а на приемной сто роне последовательно соединенные приемник, синхронизатор, генератор эталонного сигнала и коррелятор, к второму входу которого подсоединен выход сумматора по модулю два, к первому входу которого подсоединен вы„.SU„„53310 А ход элемента задержки, а также последовательно соединенные блок коррекции ошибок и регистрирующий блок, отличающаяся тем, что, с целью повышения помехоустойчивости, в нее введены на передающей стороне дополнительный сумматор по модулю два, входы которого подсоединены к соответствующим выходам преобразователя аналог-цифра, а выход подключен к дополнительному входу блока сумматоров по модулю два и дополнительному входу блока регистров, а на приемной стороне блок. сравнения и последовательно соединенные блок разделения посылок, дополнительный сумматор по модулю два Еэ и логический блок, к другому входу которого подсоединен выход блока сравнения, к соответствующим входам кото рого подсоединены соответствующие выходы блока разделения посылок, к первому и второму входам которого подсоединен выход приемника непосредственно и через сумматор по мо- Виий акулю два, к третьему входу подсоединен выход синхронизатора, а четвертый вход объединен с другим входом (Д блока сравнения и подключен к выходу генератора эталонных сигналов, при этом входы дополнительного суммато- ©ф ра по модулю два объединены с соответствующими входами блока коррекции ошибок, к другим входам которого под- { ) соединены соответствующие выходы логического блока, а выход коррелятора подключен к второму вкоду синхронизатора. 3

1053310

Изобретение относится к радиотехнике и может использоваться в системах связи и телеметрии.

Известна цифровая система связи с исправлением ошибок, содержащая на передающей стороне последовательно соединенные синхронизатор, коммутатор, преобраэоэатель аналог-цифра и последовательно соединенные формирователь сигналов и передатчик, второй вход которого соединен соответ- 10 ственно с выходом синхронизатора и другим входом преобразователя аналог-цифра, причем выход синхронизатора подключен к первому входу

Формирователя сигналов, на прием- 35 ной стороне последовательно соединенные приемник и декодирующий блок, причем выход приемника через селектор подключен к цифровому регистратору, а второй выход селектоpi подключен к другому входу декодирующего блока (13.

Однако эта цифровая система связи не обеспечивает высокой помехоустойчивости тракта групповой синхронизации.

Наиболее близким техническим решением к изобретении является цифровая система связи с исправлением ошибок, содержащая на передающей стороне последовательно соединенные коммутатор, преобразователь аналогцифра, блок регистров,. Формирователь сигналов и передатчик, последовательно соединейные синхронизатор, генератор .эталонных сигналов, блок сумматоров по модулю два и и-разрядный регистр, выход которого,подключен к третьему входу Формирователя сигналов, четвертый вход которо-40 го объединен с управляющим входом передатчика, управляющим входом коммутатора, управляющим входом пре« образователя аналог-цифра и подсоединен к выходу си хрониз тор, à 45 на приемной стороне последовательно соединенные приемник, синхронизатор, .генератор эталонного сигнала и кор„релятор, к второму входу которого подсоединен выход сумматора по модулю50 два, к первому входу которого подсоединен выход элемента задержки, а также последовательно соединенные блок коррекции ошибок и регистрирующий блок, к второму входу которого подсоединен второй выход синхронизато55 ра, третий выход которого подключен к первому входу декодирующего блока, к второму входу которого подсоединен выход приемника, а выход подключен к входам элемента задержки и сум-60 матора по модулю два, выход которо;го подключен к первому входу блока коррекции ошибок, к второму входу

;которого подсоединен дополнительный выход генератора эталонных сигналов, 65 к второму вхоцу которого через анализатор подсоединены выходы коррелятора f2 3.

Недостатком данной цифровой системы связи с исправлением ошибок является то, что она позволяет исправлять только однократные ошибки, что существенно сказывается на помехоустойчивости.

Цель изобретения - повышение по мехоустойчивости.

Цель достигается тем, что в цифровую систему связи с коррекцией ошибок, содержащую на передающей стороне последовательно соединенные коммутатор, преобразователь аналогцифра, блок регистров, Формирователь сигналов и передатчик, последовательно соединенные синхронизатор, генератор эталонных сигналов, блок сумматоров по модулю два и и -разрядный регистр, выход которого .подключен к третьему входу формирователя сигналов, четвертый вход котооого объединен с управляющим входом передатчика, управляющим входом коммутатора, управляющим входом преобразователя аналог-цифра и подсоединен к выходу синхронизатора, а на приемной стороне последовательно соединенные приемник, синхронизатор, генератор эталонного сигнала и коррелятор, к второму входу которого подсоединен выход сумматора по модулю два, к первому входу которого подсоединен выход элемента задержки, а также последовательно соединенные блок коррекции ошибок и регистрирующий блок, введены на передающей стороне дополнительный сумматор по модуллю два, входы которого подсоединены к соответствующим выходам преобразователя аналог-цифра, а выход подключен к дополнительному входу блока сумматоров по модулю два и дополнительному входу блока регистров, а на приемной стороне блок сравнения и последовательно соединенные блок разделения посылок, дополнительный сумматор по модулю два и логическйй блок, к другому входу которого подсоединен выход блока сравнения, к соответствующим входам которого подсоединены соответствующие выходы блока разделения посылок, к первому и второму входам которого подсоединен выход приемника непосредственно и через сумматор по модулю два, к третьему входу подсоединен выход синхронизатора, а четвертый вход объединен с другим входом блока сравйения и подключен к.выходу генератора эталонных сигналов, при этом выходы дополнительного сумматора по модулю два объединены с соответствующими входами блока коррекции ошибок,к другим входам которого под "105 3310

Э соединены соответствующие выходы ло-. гического блока, а выход коррелятора подключен к второму входу синхронизатора.

На чертеже представлена блоксхема цифровой системы связи с кор-:

1рекцией ошибок..

Цифровая система связи с коррекцией ошибок содержнт на передающей сторонег коммутатор 1, преобразователь 2 аналог-цифра, формирователь 3 сигналов, передатчик 4, синхронизатор 5, генератор 6 эталонных сигналов,.блок 7 сумматоров по модулю два, блок регистров, содержащий регистры 8 и 9 и-разрядный f5 регистр 10 и дополнительный сумматор 11 по модулю два, а на приемной стороне приемник 12, сумматор 13 по модулю два, элемент 14 задержки, синхронизатор 15, блок 1б разделения 20 посылок, дополнительный сумматор 17 по модулю два, блок 18 сравнения, коррелятор 19, генератор 20 эталонных сигналов, логический блок, содержащий логические элементы 21-23, блок 24 коррекции ошибок и регист»

Рирующий блок 25.

Цифровая система связи с коррек цией ошибок работает следукщим образом. С выхода коммутатора 1 на вход преобразователя 2 аналог-цифра пода- З ется последовательность выборОК, Каж-. дая из которых преобразуется в изначные слова двоичного кода. Цифровой двоичный сигнал подается в ssiраллельной форме на входы регист- . 35

Ров 8 и 9 и блока 7 сумматоров помодулю два. В регистрах 8 и 9 каж дый символ и-значного кода записывается в свою ячейку. На второй вход, блока 7 подается (и+1)-раз- 40 рядный эталонный код, вырабатываЕ мый генератором б эталонного сиг,нала. В сумматоре 11 и-разрядное . слово суммируется по модулю два и полученный (и+1)- и разряд 45 и ап+1 = О

i =-1 записывается в дополнительных ячейках регистров 8 и 9 и подается на вход блока 7 сумматоров.по модулю два.

Блок 7 формирует (и+1)-разряд» ное слово по следующему правилу

О а1аг ° ° астап»1: 55

Ъ Ьг...b Ь»1

3, - цл 1С» ° ° .СПСП,,1 где а„- элементы кода, вырабаты- -.— ваемого в коммутаторе 1;

Ъ вЂ” элементы эталонного кода бо

1 генератора б эталонных сигналов.

Полученные (n+1)-разрядное слово записывается в ячейках и-разрядного регистра 10.

Нз ячеек регистров 8,9 и n-pas"" рядного регистра.10 двоичные посыл-, ки с помощью Формирователя 3 сигналов считываются и в заданной форме поступают на вход передатчика 4.

Таким образом, йа входе передатчика 4 получается последовательность посылок .асааса. асаа

2 2 2 - п n п,111Сп+1ап41 и

Ае ап1-Яra

1=1

Фа

1 пИ n+1 Q п+1

crt .

При отсутствии помех такая же последовательность появляется на выходе приемника 12. С помощью сумма-, тора 13 по модулю два и элемента 14 задержки получается новая последовательность элементов ч ...асас с a ...a

О

2 ПЛ1 М1 ПМ

+ асааcd»а а„. с+

1 1 g Я Я,n nt1 В+1 Ь1Ь"х 1 Ъх Ь яд д д г 2 " n»1 п 1 ил

Здесь элементы Ь„", и д"," - элементы восстановленного эталонного. кода.

При отсутствии помех Ъ „ = 8 b двоичная последовательность посылок Ъ Ъ "„ й1, поступает в корреля- тор 19, на второй вход которого подается эталонный код генератора 20 эталонных сигналов. функция .кор- . реляции на выходе коррелятора 19. имеет основной пик высотой 2п. Этотсинхросигнал подается на вход синхРонизатора 15 для фазирования его колебаний. Эталонный код и синхросигнал синхронизатора 15 поступают в блок 16 разделения посилок. Здесь

)тся wcasssssn b 1Ь2 ° » b„-»1 ПО сынки b1 b2 ...Ъп+1 и йосылкй а„аг... ях х% а„»„, размещенные на 1-й и 3-. ей позйцйях каждого трехэлементного разряда кода 3(n+1)+n 1. Одна группа посылок а,а ...а„,„ подается в сумматор 17 йо модулю два, который формирует сигналы четности "1" или "0", которые поступают на свои выходы.

Выход сигнала "1" связан с логическими элементами 21 и 23, а выход сигнала четности "О" - с входом логического элемента 22.

Кодовые сигналы восстановленного да b1b2 Ь» as восстановленного кода b"„" Ь""...Ъ"„+„, выделяемые блоком 1б, поступают на входы блока 18 сравнения, где вырабатываются сиг-, налы несоответствия д"„...bô покаЗЫВаЮЩИЕ, ЧтО ЭЛЕМЕНтй Ъх1, И Ъ1, а также Ъ „,"и Ь, противоположны.

Сигналы несоответствия подаются . на входы всех трех логических элементов 21-23.

Логический элемент 21 Ри налички сигнала четности "1". и совокупности сигналов несоответствия Ъ

1053310

Составитель Т.Ноддубняк

Редактор C.éàòðóøåâà Техред В.Далекорей

Корректор Г.Orap

Подписное

Заказ 8902/57 Тираж 677

ВПНИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, _#_-35, Раушская наб, д. 4/5

Филиал ППП "Патент", r. Ужгород,ул. Проектная, 4 мирует сигналы для исправления оши: бок кратности =1.

Логический элемент 22 при наличии сигнала четности "0" и совокупности сигналов Ь„ и Ь формирует сигнаМ лы для исправлейия ошибок кратности г=2. Логический элемент 23 прй наличии сигнала четности "1" и совокупности сигналов несоответствия b" и Ь

%l выдает сигналы коррекции ошибок крат- о ности г 3. При этом не обнаруживаются и не исправляются сочетания ошибок вида а1с,,а „, а с а а сза и т.д.

Число таких сочетаний равно и.

3лок 24 коррекции ошибок инверти- 1 рует посылки а;, которым соответствуют выходные сигналы логических элементов 21-23. Скорректированные слова записываются в регистрирующий блок 25.

Сигналы четности "1" (при ошибках символов а; нечетной кратности) и "0" (при ошибках символов а; четной кратности J необходимы для снятия неоднозначности между однократными и двухкратными ошибками, а также между двухкратными и трехкратными ошибками.

Технико-экономическая эффективность цифровой системы в связи с коррекцией ошибок заключается в высокой помехоустойчивости тракта групповой синхронизации за счет исправления всех ошибок кратности Г=1, r 2 и подавлящего большинства ошибок кратности г 3 (кроме и ошибочных комбинаций).