Устройство для контроля последовательности микрокоманд

 

УСТРОЙСТЮ ДОЯ КОНТРОЛЯ ПОСЛЕДОВАТЕЛЬНОСТИ ШКРОКОМАНД, содержащее дешифраторы,входы которых яв ляются входами устройства, элемент 11Ш-1, отли ч ающее ся тем, что,с целью расширения области применения устройства, оно содержит две группы из К+Г элементов ПЛИ (где К - число контролируемых микрокоманд ); шифратора,накаппиваКЯФ1Й сумматор, два элемента задержки н блок сравнения с. нулем, причем выходы первого и второго дешифраторов соединены соответственно с входами элементов ИЛИ первой и вто4 vi U .С-ЫЛ рой групп, выходы К элементовИЛИ первой группы через первый шифратор соединены с первым информационным входом накапливанщего сумматора , второй информационный вход которого через,первый элемент задержки соединен с выходом второго шифрaTojpа, входы которого соединены с выходами К элементов ИЛИ второй групгы, вход окончания в кpooпepa ции устройства соединен с запускающим входом блока сравнения с. нулем и через второй элемент задержки с управлякицим входом накапливающего сум матора,/информационный выход котороS го соединен с соответствующим блока сравнения с нулем,а вы (/) С ход знакового разряда - с первым входом элемента ИЛИ, второй вход которого соединен с выходом блока сравнения с нулем, а третий и четч вертый входы - соответствегнно с выходами (К-И)-х элементов ИЛИ первой и второй групп, 1ход элемента 00 ИЛИ является выходом прерывания устЧ ройства. Ф Ф со

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ .

РЕСПУБЛИН (19> О1) SU

З 5п С 06

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К ABTOPCHOMY СВИДЕТЕЛЬСТВУ

/ (21) 3544869/18-24 (22) 24.01. 83 (46) 23.04. 84. Бюл. Ь - 15 (72) Е.P Герасимов и А.Н.Чикалов (53) 681.3<088.8) (56) 1. Авторское свидетельство СССР

В 813432, кл. G 06 F l l/00, 1978. 2. Авторское свидетельство СССР

Р 898431, кл. G 06 F 9/22, С 06 F -11/00,: 1980 (прототип). (54) (57) УСТРОЙСТВО ДЧЯ КОНТРОЛЯ ПОСЛЕДОВАТЕЛЬНОСТИ 1ИКРОКОИАНД, содержащее дешифраторы,входы которых являются входами устройства, элемент °

ИЛИ, отличающее с я тем, что,с целью расширения области применения устройства, оно содержит две

- группы из K+1 элементов ИЛИ (где

Х вЂ” число контролируемых фикрокоманд), два шифратора,накапливающий сумматор, два.элемента задержки и блок сравнения с.нулем, причем выходы первого и второго дешиЬраторов соединены соответственно с входами элементов ИЛИ первой и второй групп, выходы К элементов

ИЛИ первой группы через первый шифратор соединены с первым информационным входом накапливающего сумматора, второй информационный вход которого через,первый элемейт задержки соединен с выходом второго шифратора, входы которого соединены с выходайи К элементов ИЛИ второй группы, вход окончания микроопера« ции устройства соединен с запускающим входом блока сравнения с,нулем и через второй элемент задержки с управляющим входом накапливающего сумматора, qèêôîðèàöèîííbté выход которого соединен с соответствукщим входом блока сравнения с нулем,а at"" ход. знакового разряда — с первым входом элемента ИЛИ, второй вход которого соединен с выходом блока сравнения с нулем, а тре ий и чет- вертый входы — соответственно с выходами (К+1)-х элементов ИЛИ первой и второй групп, выход элемента

ИЛИ является выходом пр ерывания устройства.

1087999

Изобретение относится к цифровой вычислительной технике и автоматике и может быть использовано при построении аппаратных средств. контроля микропрограммных устройств управления микропроцессоров и обычных ЭБМ.

Известно устройство для контроля выполнения последовательности жкрокоманд, содержащее элементы И, HJIH, связанные с управляющими шинами,и триггер ошибки (1 2.

Недостатками такого устройства являются ограничение функциональных возможностей процессора,связанное с .необходимостью выработки только одного управляющ6го сигнала и только на одной шине и необходимостью жесткого чередования сигналов чтения и записи, что при известных. ограничениях для мик 0 ропроцессора ло быстродействию создает дополнительные трудности, а также необходимость увеличения раз : мерности управляющей шинй и усложнения устройства управления, связанные с введением контрольных кодов и управлением ими.

Наиболее близким к изобретению по технической сущности является микропрограммное устройство управ- 30 ления, содержащее генератор тактовых импульсов, блок памяти, счетчик микрокоманд, дешифр аторы, выходы которых соединены с узлом свертки, соединенным со схемой сравнения, счетчик тактов, соединенный с элементом ИЛИ, и регистр, соединенный с дешифраторами и счетчиком микрокоманд, элемент EIE, генератор тактовых импульсов, соединенный со схе- 40 мой сравнения, памятью и элементом

ИЛИ 1.27

Недостатками известного устройства являются ограниченность области .применения только процессорами,не использующими одновременно сигналы чтения и записи для разных регистров, "" и возможность появления. ложного сигнала при одновременном пропадании действительно ro.

Челью изобретения является расшире пы области применения устройства,в частности за счет обеспечения

BosMoKHocTH использования в одном такте работы процесссора К операцийзаписи и ш операций считывания для различных регистров, причем- параметры .К и m могут варьироваться изменением соответствующих вводимых элементов без принципиальных изменений алгоритма работы устройства, Поставленная цель достигается тем, что в устройство для контроля последовательности ьыкрокоманд,со держащее дешифраторы,входы которых являются входами устройства,элемент ИЛИ,введены две группы из К+1 элементов ИЛИ (где К вЂ” число контролируемых ьикрокоманд),два шифратора, накапливающий сумматор, два элемента задержки и блох сравнения с нулем, причем выходы первого и второго дешифраторов соединены соответственно с входаж элементов ИЛИ первой и второй групп, ныходы К элементов

ИЛИ первой группы через первый шифратор соединены с первым информационным входом накапливающего сумматора, второй информационный вход которого через первый элемент задержки сое" динен с выходом второго шифратора,входы которого соединены с выходами К элементов ИЛИ второй группы вход окончания микрооперации устройства соецинен с запускающим входом блока сравнения с нулем и через второй .элемент задержки с управляюшим входом. накапливающего сумматора,информационный выход которого соединен с соответствующим входом блока сравнения с нулем, а выход знакового разряда — с перным входом элемента ИЛИ, второй вход которого соединен с выходом блока сравнения.с нулем, а третий и четвертйй входы— соответственно с выходами (К+1)«х элементов ИЛИ первой и второй групп, выход элемента ИЛИ является выходом прерывания устройства.

На чертеже представлена функциональная- схема устройства.

Устройство содержит первый дешифратор l (микрокоманд записи, второй дешифратор 2 (мнкрокоманд считыванйя), первую группу 3 из К+1 элементов ИЛИ, вторую группу 4 нз

K+1 элементов ИЛИ,шифраторы 5 и 6, накапливающий сумматор 7, первый элемент 8 задержки, блок 9 сравнения с нулем, второй элемент 10 задержки,элемент ИЛИ 11, входы 12 и 13 устройства (мнкрокоманд считывания и записи соответственно), вход 14 окончания ьикрооперации,наход 15 прерывания, элементы ИЛИ 16 и 17 первой и второй групп.

Устройство работает следующим образом..1.087999

Выполнение микропрограмгы в процессоре осуществляется путем передачи информации между регистрами под действием управляющих сигналов записи и считывания, вырабатываемых 5 блоком микропрограммного управления. В процессе передачи возможны изменения передаваемой информации, как,например,при выполнении арифметических операций. При этом для современных микропроцессоров число регистров и может достигать шестидесяти четырех, а блок управления одновременно способен формировать

К сигналов записи и и сигналов считьг г5 вания дпя различных регистров.При этом микропрограммы составляются таким образом, что если в регистр производится запись, то независимо от такта микропрограммы информация с него должна быть считана, а по.этому к моменту окончания выполне-ния микропрограммы общее число сигналов записи и сигналов считывания должно быть одинаково. 25

Выполнение микропрограммы начинается после занесения в регистр команд управления очередной команды и расшифровки ее. Поэтому поступление сигнала записи в регистр команд следует 3п рассматривать как момент начала выполнения очередной микропрограммы и окончания предыдущей. При поступлении сигнала на вход 14 осуществляется сравнение с нулем содержимоFo 35 сумматора 7 по результатам выполнения предыдущей микропрограммы и после истечения задержки на элементе 10 задержки — установка в ноль иакапливающе го сумматора 7.

Формируемые при нормальной работе блока микропрограммного управления комбинации сигналов записи на входах 13 и сигналов считывания на входах 12 воспринимаются соответствующими дешифраторами 1 и 2 . Первый выход дешифратора l,. формируемый по булевой функции из входных сигналов, соединен непосредственно с входом"шифратора 5 и соответствует отсутствию сигналов записи в данном такте микропрограммы.

Последующие выходы дешифратора 1, формируемые по своим булевым функциям и соответствующие разрешенным комбинациям упр.авляющих сигналов 55 записи, объединены на К элементах

ИЛИ 16 группы элементов ИЛИ 3 в К групп, каждая из которых лредставля-. ет собой дизъюнкцию выходов дешифратора, в булевой функции которых сумма сигналов равна 1,2,...,(К- 1),lc: соответственно. Разрешенной i-й комбинацией сигналов записи (считывания 1 названа комбинация управляющих сигналов на входах записи :1считывания ), необходимая для выполнения

i-й микрокоманды. Число таких комбинаций соответствует числу микрокоманд, Дополнительно к классу разрешенных отнесено отсутствие управлявщнх сигналов записи (считывания.).

Все остальные выходы дешифратора, формируемые по булевым функциям, не отражающим принадлежность соответствующих сигнапов к разрешенным комбинациям,.объединены на (К+!)-м элементе ИЛИ 16 и характеризуют запрещенные комбинации сигналов записи .

Снимаемый с одного из (К+1) выходов группьг элементов ИЛИ 3 один из (К+1) возможных выходных сигналов, соответатвукщий количеству выработанных в данном такте сигналов записи, подается на шифратор 5 и с выхода последнего в виде положительного двоичного числа в прямом коде (знаковый разряд равен нулю:) подается на накапливающий сумматор 7.

Аналогично производится обработка сигналов чтения, и с одного из (К+1) выходов группы элементов ИЛИ 4 в том же такте микропрограммы подается сигнал на шифратор 6. С выхода последнего соответствующее отрицательное двоичное число в обратном коде знаковый разряд равен единице ) через элемент 8 задержки осуществляющий временной сдвиг кода на часть машинного так га для обеспечения условий работы накапливающего сумматора, подается на второй информационный вход накапливающего суийатора 7.В сумматоре поступившие двоичные числа в прямом и обратном коде последовательно алгебраически складьгваются, причем знаковый разряд сумьж должен быть всегда равен нулю,так как сигнал записи всегда должен предшествовать сигналу. считывания и общее количество сигналов должно быть, следовательно меньше или равно числу сигналов записи.

Момент окончания выполнения mrxpoпрограмгж фиксируется сигналогл на входе 14 который инициирует работу блока 9, осуществляющего сравнение с

Таким образом, расширена область применения устройства контроля для микропроцессорных модулей, облада-иицих большим числом регистров и тре30 бующих совмеЩения во времени их ра-, боты для повышения быстродействия.

5 108 нулем содержимого сумматора 7.. При ,наполнении названных условий единица через .элемент ИЛИ I I с блока 9 не выдается на выход !5 в схеме приоритетного прерывания блока управления, что свидетельствует об исправной работе блока микропрограммного управления.

В процессе функционирования процессора между блоком управления и г регистрами, .управляемыми им,возмож- . но появление ошибок, состоящих a пропадании необходимых сигналов управления (записи или считывания), .либо в появлении ложных, а также в нарушении последовательности формирования. сигналов (т.е. чтение раньше

: записи) .

Если появившася ошибка внесением ложного сигнала или потерей действительного выводит получившуюся,комбинацию управляющих сигналов чтения или записи в класс запрещенных, то сигнал появляется на том выходе дешифратора соответственно 2 илн I который соединен с входом соответственно (К+1) -ro I 7 или (К+1)-го 16 элемента ИЛИ. С выхода последних через элемент ИЛИ I1 . выдается на выход l5 сигнал неправильной работы. Если же ошибка не

7999 . 6 выводит кодовую комбинацию, в класс запрещенных (одновременное пропадание действительного н появление ложного сигнапов маловероятно), ; ..то поспе окончания ьикропрограмчы блок 9 фиксирует в сумматоре число, отличное от нуля, либо еще до окончания мнкропрограмы1 в сумматоре 7 форьыруется отрицательное чис10 ло и в знаковом разряде появляется, единица. В обоих случаях выдается сигнал неправильной работы на выход

15. Аналогично при нарушении последовательности формиров ания си гнапов

15 в микропрограмме в сумматоре .7 в качестве промежуточного результата на ъ-м шаге получается отрицательная сумма, свидетельствующая о том, что сигналов чтения сформировано

20 больше, чем записи., В этом случае со знакового выхода сумматора надается логическая единица через элемент ИЛИ 11,свидетельствующая о напичии ошибки.

25.

l087999

Составитель И. Хаэова

Техред Л,Иартваова Корректор Г, Огар

Редактор И. Булла

Филиал IIHII "Патент", r. Ужгород, ул. -Проектная, 4

Заказ 2674/46 - Тираж 699 . Подписное

ВНИИДИ Государственного комитета СССР по делам изобретений и открытий .

113035, Москва, Ж-35, Раушская наб., д. 4/5