Приемник синхросигнала

 

ПРИЕМНИК СИНХРОСИГНАЛА, содержащий последовательно соединенные блок выделения фазирующей комбинации , анализатор совпадения, накопитель по выходу из синхронизма, элемент И и распределитель импульсов , а также накопитель по входу в синхронизм и блок вьщеления тактовых импульсов, выход которого подключен к тактовому входу распределителя импульсов , другой вход элемента И соединен с выходом блока выделения фазирующей комбинации, а выход элемента И подключен к установочному входу накопителя по выходу из синхронизма и к первому сбросовому входу накопителя по входу в синхронизм, информационный вход которого соединен с другим выходом анализатора совпадения, а выход накопителя по входу в синхронизм подключен к сбросовому входу накопителя по выходу из синхронизмй, один из выходов распределителя импульсов подключен к тактовому входу анализатора совпадений, а объединенные входы блока выделения фазирующей комбинации и блока выделения тактовых импульсов, а также другие выходы распределителя импульсов являются соответственно входом и выходами приемника синхросигнала, отличающийся тем, что, с целью повьшения помехоустойчивости и быстродействия, введены последовательно соединенные .измеритель вероятности формирования фазирующих комбинаций и формирователь управляющего (Л сигнала, а также делитель частоты, е при этом вход делителя частоты соединен с выходом распределителя импульсов , а выход делителя частоты подключен к стробирующему входу формирователя управляющего сигнала и к сбросовому входу измерителя вероятности формирования фазирующих комбинаций, информационный вход которого соединен с выходом блока вы деления фазирующей комбинации, а СП выходы формирователя управляющего сигнала подключены к соответствуюпц м установочным входам накопителя по входу в синхронизм, второй сбросовый вход которого объединен с входом на копителя по выходу из синхронизма.

СОЮЗ СОВЕТСНИХ

COLlHAËÈÑÒÈ×ЕСНИХ

РЕСПУБЛИК

„,Я0„„10 2745

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

Н ABTOPCHOMV СВИДЕТЕЛЬС ГВУ (21) 3377764/18 — 09 (22) 25.12.81 (46) 15.05.84. Бюл. У 18 (72) Г.К.Болотин (53) 621.394.662(088.8) (56) 1. Мартынов Е.М. Синхронизация в системах передачи дискретных сообщений. М;, "Связь", 1972, с. 145, рис. 8.1.

2. Левин Л.С., Плоткин М.А. Основы построения цифровых систем передачи.

H. "Связь", 1975, с. 116-118, рис. 4,1 (прототип). (54) (57) ПРИЕМ1«ИК СИИХРОСИГНАЛА, содержащий последовательно соединенные блок выделения фазирующей комбинации, анализатор совпадения, накопитель ло выходу из синхронизма, элемент И и распределитель импульсов, а также накопитель по входу в синхронизм и блок выделения тактовых импульсов, выход которого подключен к тактовому входу распределителя импульсов, другой вход элемента И соединен с выходом блока выделения фазирующей комбинации, а выход элемента И подключен к установочному входу накопителя по выходу из синхронизма и к первому сбросовому входу накопителя по входу в синхронизм, информационный вход которого соединен с другим выходом анализатора совпадения, а выход накопителя по входу в синхронизм подключен к сбросовому входу накопителя по выходу из синхронизма, один из выходов распределителя импульсов подключен к тактовому входу анализатора совпадений, а объединенные входы блока выделения фазирующей комбинации и блока выделения тактовых импульсов, а также другие выходы распределителя импульсов являются соответственно входом и выходами приемника синхросигнала, отличающийся тем, что, с целью повышения помехоустойчивости и быстродействия, введены последовательно соединенные .измеритель вероятности формирования фазирующих комбинаций и формирователь управляющего сигнала, а также делитель частоты, при этом вход делителя частоты соединен с выходом распределителя импульсов, а выход делителя частоты подключен к стробирующему входу формирователя управляющего сигнала и к сбросовому входу измерителя вероятности формирования фазирующих комбинаций, информационный вход которого соединен с выходом блока выделения фазирующей комбинации, а выходы формирователя управляющего сигнала подключены к соответствуюп им установочным входам накопителя по входу в синхронизм, второй сбросовый вход которого объединен с входом накопителя Ilo выходу из синхронизма.

10927

Изобретение относится к электросвязи и может быть использовано для фазирования синхронных систем передачи дискретных сигналов.

Известен приемник синхросигнала, содержащий последовательно соединенные блок регистрации, блок выделения фазирующей комбинации, блок защиты, блок установки распределителя импульсов и распределитель импульсов, а 1О также блок выделения тактовых импульсов, выход которой подключен к объединенным входам блока регистрации и распределителя импульсов (1 .

Недостатками известного приемника синхросигнала являются низкие помехоустойчивость и быстродействие, Наиболее близким к изобретению по техническому решению является приемник синхросигнала, содержащий после- 2п довательно соединенные блок выделения фазирующей комбинации, анализатор совпадения, накопитель по выходу из синхронизма, элемент И и распределитель импуль ов, а также накопитель по входу в синхронизм и блок выделения тактовых импульсов, выход которого подключен к тактовому входу распределителя импульсов, второй вход элемента И соединен с выходом 5р блока выделения фазирующей комбинации, а выход элемента И подключен к установочному входу накопителя по выходу из синхронизма и первому сбросовому входу накопителя по входу в синхронизм, информационный вход которого соединен со BTopbIM выходом анализатора совпадения, а выход накопителя по входу в синхронизм подключен к сбросовому входу накопите- 4О ля по выходу из синхронизма, выход распределителя импульсов подключен к тактовому входу анализатора совпадения, а объединенные входы блока выделения фазирующей комбинации и блока выделения тактовых. импульсов, а также дополнительные выходы распределителя импульсов являются соответственно входом и выходами приемника синхросигнала (2 3.

Недостатками известного приемника синхросигнала являются низкие помехоустойчивость и быстродействие.

Цель изобретения — повышение помехоустойчивости и быстродействия.

Указанная цель достигается тем, что в приемник синхросигнала, содержащий последовательно соединенные блок выделения фазирующей комбина45

2 ции, анализатор совпадения, накопи-. тель по выходу из синхронизма, элемент И и распределитель импульсов, а также накопитель по входу в синхронизм и блок выделения тактовых импульсов, выход которого подключен к тактовому входу распределителя импульсов, другой вход элемента И соединен с выходом блока выделения фазирующей комбинации, а выход элемента И подключен к установочному входу накопителя по выходу из синхронизма и к первому сбросовому входу накопителя по входу в синхронизм, информационный вход которого соединен с другим выходом анализатора совпадения, а выход накопителя по входу в синхронизм подключен к сбросовому входу накопителя по выходу из синхронизма, один из выходов распределителя импульсов подключен к тактовому входу анализатора совпадений, а объединенные входы блока выделения фазирующей комбинации и блока выделения тактовых импульсов, а также другие выходы распределителя импульсов являются соответственно входом и выходами приемника синхросигнала, введены последовательно соединенные измеритель вероятности формирования фазирующих комбинаций и формирователь управляющего сигнала, а также делитель частоты, при этом вход делителя частоты соединен с выходом распределителя импульсов, а выход делителя частоты подключен к стробирующему входу формирователя управляющего сигнала и к сбросовому входу измерителя вероятности формирования фазирующих комбинаций, информационный вход которого соединен с выходом блока выделения фазирующей комбинации, а выходы формирователя управляющего сигнала подключены к соответствующим установочным входам накопителя по входу в синхронизм, второй сбросовый вход которого объединен с входом накопителя по выходу из синхронизма.

FIa чертеже изображена структурная электрическая схема приемника синхросигнала, Приемник синхросигнала содержит блок 1 выделения фазирующей комбинации, блок 2 выделения тактовых импульсов, анализатор 3 совпадения„ элемент И 4, распределитель 5 импульсов, накопитель 6 по выходу из синхронизма, накопитель 7 по входу в

745 з 1092 синхронизм, измеритель 8 вероятности формирования фазирующих комбинаций, делитель 9 частоты и формирователь 10 управляющего сигнала.

Приемник синхросигнала работает следующим образом.

Цифровой групповой сигнал поступает на объединенные входы блока 1 вьделения фазирующей комбинации и блока 2 вьделения тактовых. импульсов.10

Блок 2 выделения тактовых импульсов формирует тактовые импульсы, синфазные и синхронные принимаемым элементам сообщения, которые обеспечивают непрерывную работу распределителя 5. Каждая комбинация принимаемых элементов сообщения, аналогичная фазирующей, вьделяется блоком

1 выделения фазирующей комбинации.

Выходной сигнал последнего фиксируется (записывается символ "1") в измерителе 8, а также поступает на информационный вход анализатора 3, на тактовый вход которого поступают импульсы с выхода последнего разряда распределителя 5 (их период следо вания равен длительности цикла принимаемых элементов сообщения). Если приемник синхросигнала находится в состоянии синхронизма, то сигналы на

30 входах анализатора 3 совпадают во времени, вследствие чего на другом выходе анализатора 3 формируются . импульсы, заряжающие накопитель 7

IIo входу в синхронизм, коэффициент пересчета (емкость счетчика) которого определяется кодом числа на выходе формирователя 10 управляющего сигнала. При заряде накопителя 7 по входу в синхронизм на его выходе формируется импульс, сбрасывающий

40 накопитель 6 по выходу из синхро-. низма в ноль, т.е. приемник синхросигнала принимает решение о нахождении в состоянии истинно синфазнои работы (это состояние сохра.45 няется до тех пор, пока каждому циклу работы непрерывно работающего распределителя 5 соответствует .формирование импульса на втором выходе анализатора 3, т.е. выделение фазирующей комбинации блоком 1 вьделения фазирующей комбинации в требуемый момент времени), KoI 1 1 выд1 ления фазирующей комби«а ции, записываются в измеритель 8, однако вследствие случайного расположение внутри циклов принимаемых сообщений, они не совпадают, естественно, во времени с сигналом на выходе последнего такта распределителя 5 и не участвуют в процессе накопления.

При кратковременных пропаданиях истинного синхросигнала (фазирующей комбинации), возникающих, например, под действием помех в каналы связи либо при сбоях синхронизации в системах более высокого порядка, сигнал с выхода последнего разряда распределителя 5 проходит на первый выход анализатора 3, сбрасывая в ноль накопитель 7 по входу в синхронизм и записывая единицу в накопитель 6 по выходу из синхронизма, т.е. приемник си«хросигнала переходит в режим поддержания синхро«изма. Однако если накопитель 6 по выходу из синхронизма не успевает зарядиться (для этого на его вход должно поступить „ импульсов) до повторного заряда накопителя 7 по входу в синхронизм, то сигнал с выхода накопителя 7 по входу в синхронизм сбра сывает накопитель 6 по выходу из синхронизма в ноль, т.е. устройство ° вновь возвращается в состояние истинно си«фазной работы, т.е, сбоя синхронизации не происходит.

При отсутствии же истинной фазирующей комбинации в 51 цикле происходит заряд накопителя 6 по выходу из синхронизации, единичный уровень «апряжения с выхода которого подготавливает к работе элемент И 4 по первому входу. В этом случае первый же импульс, сформированный на выходе блока 1 вьделения фазирующей комбинации, проходит через элемент И 4, устанавливая распределитель 5 в новое исходное состояние работы (изменяет временную фазу цикла его работы), сбрасывая в ноль накопитель

7 ко входу в синхронизм и устанавливая накопитель 6 по выходу из синхронизма в состояние, соответствующее поступлению на его вход (Ь-1)-ro импульса.

Ложные фазирующие комбинации, фор. 55 мируемые в групповом сигнале вследствие случайного сочетания единиц и нулей информации и вьделяемые блоЕсли ложная синхрокомбинация сформируется на одних и тех же позициях в цикле меньше, чем К раз подряд (где К вЂ” установленный коэффициент

1092745

S накопления накопителя 7 по входу в синхронизм), то первое же отсутствие в контролируемый отрезок времени на выходе блока 1 выделения фазирующей комбинации импульса (при этом на первом выходе анализатора 3 формируется импульс) приводит к сбросу в ноль накопителя 7 по входу в синхрониэм и заряжает накопитель 6 по выходу из синхронизма 1так kBK до этого он был заряжен до (4-1)-го импульса), сигнал с выхода которого поступает на другой вход элемента И

И 4, подготавливая его к работе.

Далее процесс поиска истинного синхросигнала осуществляется аналогично.

При обнаружении истинного синхросигнала осуществляется заряд накопителя 7 по входу в синхронизм, сигнал с выхода которого сбрасывает накопитель 6 по выходу из синхронизма в ноль, т.е. принимается решение о нахождении устройства в состоянии истинно синфазной работы.

В процессе работы устройства автоматическая установка требуемого коэффициента накопления накопителя

7 по входу в синхронизм осуществляется следующим образом.

Импульсы, формируемые на выходе последнего разряда распределителя 5, подвергаются делению в делителе 9, период Т следования сигналов на выходе которого определяет время (например, N циклов работы распределителя 5), в течение которого изме6 рителем 8 производится измерение вероятности выделения фазирующих комби. наций. Все синхрокомбинации, выделенные за время Т (N циклов) блоком выделения фазирующей комбинации записываются в измеритель 8, вследствие чего показания измерителя 8 в момент поступления импульса на его сбросовый вход характеризуют среднюю

10 частоту (вероятность за время Т) выделения фазирующих комбинаций. По переднему фронту сигнала на выходе делителя 9 показания измерителя 8 вводятся в формирователь 10 управля15 ющего сигнала, а по его заднему фронту сбрасывает в ноль измеритель 8.

Формирователь управляющего сигнала 10 преобразует код входного числа (с учетом того, что в одном цикле при20 нимаемых сообщений может содержаться только одна истинная фазирующая комбинация) в код числа, который определяет коэффициент накопления накопи теля 7 по входу в синхронизм. При

25 этом учитывается, что чем выше число, записанное в измеритель 8, тем выше для обеспечения высокой помехоустойчивости должен быть коэффициент накопления накопителя 7 по

g0 входу в синхронизм.

Таким образом, в приемнике синхросигнала за счет автоматического изменения коэффициента накопления накопителя 7 по входу в синхронизм

35 обеспечивается повышение помехоустойчивости и быстродействия.

ВНИИПИ Заказ 3278/45

Тираж 635 . Подписное

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4