Преобразователь двоично-десятичного кода в двоичный

 

ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОДЕСЯТИЧНОГО КОДА В ДВОИЧНЫЙ, содержащий группу разрядных преобразователей десятичных цифр в двоичные и сумматор, выходы которого являются выходами преобразователя, входы которого соединены с входами разрядных преобразователей, выходы первого разрядного преобразователя группы соединены с первыми входами сумматора , вход первого разряда преобразователя является выходом первого разряда преобразователя, отличающийся тем, что, с целью повышения быстродействия, в него введены группа умножителей игруппа элементов НЕ, а разрядные преобразователи десятичных цифр в двоичные выполнены трехразрядными, причем выходы всех трехразрядных преобразователей группы, кроме первого, соединены соответственно с входами умножителей , выходы которых соединены с входами элементов НЕ группы, выходы которых соединены с вторыми входами сумматора, выходы -го трехразрядного преобразователя группы § ( 1 2-т j-yj) , где тчисло десятичных разрядов преобразователя, соединены (Л с первыми входами сумматора со сдвигом на 10 (-1) разрядов в сторону старших разрядов, первый и второй выходы первого трехразрядного преобразователя группы являются соответственно выходами второго и третьего разрядов преобразователя, вход логической единицы которого соединен с со ел входом переноса сумматора. Oi ф

СОЮЗ СОВЕТСНИХ ич

PECflYSЛИН

0® (11) зсЮ G 06 F 5/02

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

IlO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ )3

ЬМЪлнО "дЫА

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 3551298/18-24 (22) 10.02.83 (46) 30.05.84. Бюл. В 20 (72) П.П.Святный (53) 681.325(088.8) (56) 1. Будинский Я. Логические цепи в цифровой технике.

N. "Связь", 1977, с. 142-143, рис. 5.51.

2. Авторское свидетельство СССР по заявке (1 33179 17, кл .G 06 F 5/02, 17.07.80 (прототип).

3. Авторское свидетельство СССР

Р 930313, кл. G 06 F 5/02, 1982. (54)(57) ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНО ДЕСЯТИЧНОГО КОДА В ДВОИЧНЫЙ, содержащий группу разрядных преобразователей десятичных цифр в двоичные и сумматор, выходы которого являются выходами преобразователя, входы которого соединены с входами разрядных преобразователей, вьмоды первого разрядного преобразователя группы соединены с первыми входами сумматора, вход первого разряда преоб° разователя является выходом первого разряда преобразователя, о т л и— ч а ю шийся тем, что, с целью повышения быстродействия, в него введены группа умножителей и группа элементов НЕ, а разрядные преобразователи десятичных цифр в двоичные выполнены трехразрядными, причем вьмоды всех трехразрядных преобразователей группы, кроме первого, соединены соответственно с входами умножителей, выходы которых соединены с входами элементов НЕ группы, выходы которых соединены с вторыми входами сумматора, выходы > --го трехразрядного преобразователя группы (1 «2+Я(), где m — число десятичных 1 разрядов преобразователя, соединены с первыми входами сумматора со сдвигом на 10 (<»1) разрядов в сторону старших разрядов, первый и второй выходы первого трехразрядного преоб- Я разователя группы являются соответственно выходами второго и третьего разрядов преобраэователя, вход логической единицы которого соединен с входом переноса сумматора.

1095169

Изобретение относится к цифровой технике и автоматике и может быть ,использовано при построении преобразователей в вычислительных устройствах обработки данных.

Известен преобразователь двоичнодесятичного кода в двоичный, содержащий группу сумматоров и цепи задания двоичных эквивалентов разрядов десятичного кода. Умножение каждого 10 двоична-десятичного кода цифр на множитель 10 " осуществляется разложением множителя 10" на числа, кратные степени числа два, сдвига кода цифр на определенное колиюство разрядов вле-15 во и последующих суммированием сдвинутых чисел (13.

Недостаток этого преобразователя состоит в низком быстродействии, что связано с зависимостью времени преоб-2О разования от количества цифр в десятичном числе.

Наиболее близким по технической сущности к изобретению является преобразователь двоична-десятичного кода25 в двоичный, содержащий группу разрядных преобразователей десятичных цифр в двоичные и сумматор, выходы которо" го являются выходами преобразователя, входы которого соединены с входами ЗО разрядных преобразователей, выходы которых соединены С входами сумматора Е23.

Недостаток данного преобразователя состоит в относительно низком быстродействии, что связано с увеличением числа одноименных входов сумматора при увеличении разрядности преобразователя и, как следствие, увеличением. числа ярусов сумматора.

Целью изобретения является повышение быстродействия.

Поставленная цель достигается тем, что в преобразователь двоичнодесятичного кода в двоичный со ер 45 жащий группу разрядных преобразователей десятичных цифр в двоичные и сумматор, выходы которого являются выходами преобразователя, входы которого соединены с входами разрядных преобразователей, выходы первого разрядного преобразователя группы соединены с первыми входами сумматора, вход первого разряда преобразователя является выходом первого разряда преобразователя, дополнительно введены

55 группа умножителей и группа элемен.тов НЕ, а разрядные преобразователи десятичных цифр в двоичные выполнены трехраэрядными, причем выходы всех трехразрядных преобразователей. группы, кроме первого, соединены соответственно с входами умножителей, выходы которых соединены с входами элементов НЕ группы, выходы которых соединены с вторыми входами сумматора, выходы j --го трехразрядного преобравпвателя группы (i =2 — )+>(), гпе

rn— - число десятичных раэ;тядов преобразователя, соединены с первыми вхо" дами сумматора со сдвигом на 10 (1 -1) разрядов в сторону старших разрядовр первый и второй выходы первого трехразрядиого преобразователя группы являются соответственно выходами второго и третьего разрядов преобразователя, вход логической единицы которого соединен с входом переноса сумматора.

На фиг. 1 приведена структурная схема предлагаемого преобразователя; на фиг. 2 и 3 — пример реализации шестиразрядного двоична-десятичного преобразователя в двоичный код, Предлагаемый преобразователь содержит группу трехраэрядных преобразователей 1.1-1.п, каждый из которых осуществляет преобразование трех десятичных цифр в двоичные, группу умножителей 2.1-2 (й -1), сумматор 3, входы 4.1-4К преобразователя, выходы 5.1-5N преобразователя и группу б элементов НЕ. В качестве трехразрядных преобразователей 1.1-1h может быть использован преобразователь, описанный в (Э).

Количество трехраэрядных преобразователей 1 определяется как большее целое число от деления количества входов 4 на число двенадцать. Количество умножителей 2 на один меньше, чем количество трехразрядных преобразователей 1.

Преобразователь шести десятичных цифр содержит первый 1.1 и второй 1.2 трехразрядные преобразователи, умножитель 2.1, состоящий из четырехразрядных сумматоров 7 — 9, группу элементов НЕ 6, сумматор 3, состоящий из четырехразрядных сумматоров 10-14.

Входы первого 1.1 трехразрядного преобразователя соединены с входами 4.1... 4.12. Входы второго 1..2 трехраэрядного преобразователя соединены с входами 4.!Э... 4.24, а выходы 91....М10 соединены с входами 4 1... А10 и входами В 2...В 11 четырехразрядных сумматоров 7 — 9. На

1095169 входы Р, В, четырехраэрядного сумматора 9 и на входы A11, A 12,8 12 четырехразрядного сумматора 8 подан сигнал логического нуля. Выход переноса четырехразрядного сумматора 9 соединен с входом переноса Р четырехразрядного сумматора 7, выход переноса четырехраэрядного сумматора 7 соединен с входом переноса Р четырехразрядного сумматора 8. !О

Выходы сумм Si...$12 четырехразрядных сумматоров 7 — 9 соединены с входами элементов НЕ группы 6.

Выходы первого 1.1 трехразрядного преобразователя соединены с входами !5

А1...А10 четырехразрядных сумматоров 10 — 12., Выходы второго 1.2 трехразрядного преобразователя соединены с входами А11...А20 четырехразрядных сумматоров 12 — 14. Выходы эле- ?о ментов НЕ группы 6 соединены с входами В 4...615 четырехраэрядных сумматоров 10 — 13. На входы Р,,, В,, В2, четырехразрядного сумматора 10 и на входы B 16.. 8 20 четырехразряд- 25 ных сумматоров 13 и 14 подан сигнал логической единицы. Выход переноса Р каждого из четырехразрядньж сумматоров 10 " 13 соединен с входом переноса P© последующего четырехразряд- Зо ного сумматора 11 — 14.

Выходы сумм S1... S20 четырехразрядных сумматоров 10 — 14 соединены с выходами 5.1...5.20 преобразователя °

Предлагаемый преобразователь работает следующим образом.

Исходное число разбито на группы по три цифры в каждой, трехразряпные преобразователи 1.1 — 1n осуществляют 40 преобразование каждой группы цифр в двоичные эквиваленты, затем производится умножение полученных двоичных эквивалентов групп на множитель кратный 10 и суммирование полученных

3 Гй произведений, где m принимает значение натурального ряда чисел от 0 до числа, значение которого на единицу меньше числа групп по три цифры. После работы преобразователей образуют- 5О ся двоичные эквиваленты, которые умножаются на множители 10, 10, 10

6 ъ

Умножение двоичного эквивалента группы на множитель 10, 10, 10 осуществляется вычитанием из двоичного эквивалента группы, сдвинутого на нуль, десять, двадцать разрядов вправо, результата умножения соответствующего двоичного эквивалента числа превышающего множитель 10, 10, 10

Пусть преобразованию подлежит число 326656763. Запишем его следующим .образом:

326656763 = 326 10 ".- 656-10" +

+ 763 -10 0 = 326 11048576- (32768+

+ 16384-(512 + 64)),$ + 656 ° )1024(16 + 8)) + 763 1 326 (2 О—

-(21 + 2 "4 — (2 + 26))) +656 к(2 — )(2 + 23) + 763 2о

Умножители 2.1-2 (й-1) осуществляют сдвиг и суммирование тех частей приведенных чисел, которые входят в вычитаемое соответствующих членов.

Операция вычитания осуществляется сумматором 3, для чего результат работы первого трехразрядного преобразователя передается на его входы без сдвига, результат работы второго трехраэрядного преобразователя передается на входы сумматора со сдвигом на десять разрядов, результат работы третьего трехраэрядного преобразователя передается на входы сумматора со сдвигом на двадцать разрядов и т.д., результат работы первого умножителя, относящийся к второму трехразрядному преобразователю, инвертируется группой элементов НЕ 6 и пере" дается на входы сумматора 3 со сдвигом на три разряда, результат работы второго умножителя, относящийся к третьему трехразрядному преобразователю, инвертируется группой элементов НЕ 6 и передается на входы сумматора со сдвигом на шесть разрядов и т.д.

Рассмотрим теперь более подробно работы шестиразрядного преобразователя.

На выходах Cl... C10 образуется двоичный код числа, эквивалентный поданному по входам 4.1... 4.12.

Старшие три цифры подаются по входам 4.13... 4.24. На выходах Ф1...N10 образуется двоичный код числа, эквивалентный поданному по входам 4.13...

4.24. На выходах 5.1... 5.20 устройства двоичный код числа образуется по формуле

И=М 1024+С-М 24 —.-.Ì 2 +С-(М 2 +

+М 2 ) где N — - двоичный код выходного числа;

М вЂ” двоично-десятичный код числа, соответствующий старшим трем цифрам;

С вЂ” двоична-десятичный код числа, соответствукяций младшим трем цифрам. г

Т а б л и ц а 1

Выходы преобразователя 1.1 для числа

С1 С2

1 1 1 0 О. 1 1 1 1 1

1 1 1 0 0 1 1 1 1

1 1 1 0 0 1 1 1 1 1

999

9999

99999

1 1 1 0 0 1 1 1 1 1

999999

Т а б л и ц а 2

-т—

М1 И И М4 И5 Мь М7 ме

9 ММ1а

Выходы преобразователя 1.2 для числа

0 0 0 0 0 0 0 0 0 0

0 0 1 0 0 0 0 0 0

1 1 0 0 0 1 1 0 0 0

1 1 1 0 0 1 1 1 1 1

999

9999

99999

999999

Т а б л и ц а 3

Выходы инверто- 6 . 1 6. 2 6 .3 6 . 4 6 .5 6.6 6- 7 6. 8 6 . 9 6. 10 6. 1 1 6 . 1 2 ров для числа

1 1 1 1 1 1 1 1 1 1 1 1

0 0 1 О 0 1 1 1 1 1 1 1

0 1 1 0 1 0 1 1 0 1 1 1

0 1 0 1 0 0 1 0 0 0 I 0

999

9999

99999

999999

S 109э1

Табл. 1 и 2 содержат коды чисел, образующиеся на выходах первого 1.1 и второго 1,2 трехразрядных преобразователей для четырех входных чисел.

Табл, 3 содержит коды чисел, обра- 5 зующихся на выходах элементов НЕ 6.

Табл. 4 содержит коды чисел, образующихся на выходах 1... 20 четырехразрядных сумматоров 10 — 14.

Таким образом, предлагаемый преобразователь кода позволяет преобразовывать двоично-десятичные числа в двоичные, число цифр которого может быть, например от одной до шести. Учитывая,что трехраэрядиые преоб-(5 раэователи представляют собой двухьярусные схемы суммирования, общее число ступеней суммирования данного преобразователя равно четырем. Общее количество микросхем СИС, необходимое для построения шести цифр преобразователя, равно двадцати.

Преобразователь.523 для шести десятичных цифр предполагает наличие пятивходового сумматора. В случае, когда он может. быть выполнен на пяти суммирующих ступенях, получаем выигрыш на одну суммирующую степень, что позволяет повысить быстродействие.

1095169

Таблица4

S11

$9 $10

$6

S1

$3

S7

Выходы сумматора

3 для числа

1 1 0 0 1 1 1 0 ! 1 1 1 0 О 0 0 !» 1 1

1 1 1 1 1 0 0 1 0 1 1

1 1 1 1 1 1 0 0 0 1 О

999

9999

99999

999999

Продолжение табл. 4

Выходы сумматора

3 для числа S12 $13 $14 S15 S16 S17 $18 S19 $20

О О 0 О О 0 О 0 0

О О 1 О О О О 0 О

0 О 0 0 1 1 0 0 О

О О О 1 О ! 1 1

999

999

99999

999999

1095169

Фиг, 1

1095169

1095169

59

Й7

5;13

5,17

578

5;f9 оо

Составитель M.Àðøàâñêèé

Редактор И.Товтин Техреп Т.Дубинчак Корректор Т, Кугрьппева

Заказ 3598/30 Тираж 699 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5, Филиал ППП "Патент", r.ужгород, ул. Проектная, 4