Устройство для исправления ошибок в блоках памяти

 

1. yctPCeiGTBO ДЛЯ ИШ1РАВШНИЯ ОШБОК В.ШЮКАХ , щее блок ввода и вьтода m tittaoiaKt блок обнаружения ошбоку j -etsn afs адреса о1вибкИу еор1 екфсфу{1яф1й блок первый фо1Я4Ировагел1 1сонтроЛ1 иы;|; ecilr налов и первый фо1 ироватеяь сягка лов ошибки, причем вШсоды дею1фра о ра адреса ошибки соедвневы с ода1ймй из входов корректируя го блока, йыходы которого йодкй чены к одному из входов блока ввода и вывода fttt4x p мации, выхоли ко1 орого сбедннены с другими входами ко{ рёктирующего блока и входами первого формирователя контрольных сигналов, вЫхоД которого подключенк одному из входов первого формирователя сигналов о1вибки, о t личающееся тем что с Щелью расширения области применения устройства за счет обеспечения :возмояоюсти наращившия разрядности информационных слов с сохранением минимальной избыточности, в него введены регистр, второй формирователь контрольных сигналов, второй фо жирователь сигналов ошибки, преобразователь кода ошибки и блок местного управления , одни из выходов которого соединены Соответственно с уйраВ-нямщ|Ф1и входами первого формирователя контрольных сигналов и с пёрвьш yttравляюфш В1СОДОМ формирователя сигвйповбщибКй другие входы которого (юдключены к выходсО регистра , причем другие выходы блока местного управления соединены соотве ствеино с упршзляйщвми входами Яреббразователя кода ошибки и с itepBb&i управ ляхяцим ВХОДСН4 второго формирователя Сигналов ошибки, одни входы которого подключены,к выходам первого фохмиродателя сигналов ошибки, а в ходы - ico входам блока обнаружения ошибок, второго формировате ш контрольных сигналов и одним ий входов 0 Преобразователя кода ошибки, выходы Которого соединены со вxoдa вi дешифС ратора адреса ошибки, другие входы преобразователя кода ошиёки и другие входы второго формирователя сигналов ошибки соединены со входами регистра и являются контрольными входами устройства, информационными входами и выходами которого являются вхоО ды и выходы блока ввода и вывода инсь фо1Я4ации, первый управляющий вход косо торого является ВХОДОМ разрешения вода устройства, а второй управляющий вход соединен с управляющим входом регистра и является входом разрешейня ввода устройства, индикаторными выходами которого являются выходы блока обнаружения ошибок, упразляющий вход которого и второй управляющий вход первого формирователя сигналов ошибки объединены и являются входом режима работы устройства, управляюорши входами которого являются входы блока местного управления и уп

09) (И) "

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК зув С 11 С 29 О.

ОПИСАНИЕ ИЗОБРЕТЕНИЯ 1

ГОСУДАРСТВЕННЦЙ КОМИТЕТ COOP

ПО ДЕЛАМ ИЗОБРЕТЕНИИ И ОЧМРЬ1ТИЙ

Н ILRTOPCNOMV ЕЕИДВТВЬСТВУ (21) 3557295/18-24 (22) 28.02.83 (46) 30.06.84.,Бюл. 1 24 (72) В.С.Борисов, В.В.Горемыкин, В.С.Никулин и В.И.Рублев (53) 681.327(088.8) (56) 1. Авторское свидетельство СССР

В 721817, кл. а 06 Р 11/00, 1980.

, 2. Авторское свйдетельство СССР но заявке В 337N53» кл. G 06 Р 11/ОО, 1Ж1 (прототип). (54) (57) 1. УСТИИСПЮ ДПМ ИСПРИРВНИя аПИБОК В, ВЛОКАХ I!ANgm, ВодерФащее блок ввода н вывода информации» блок обнаружения ошибок, дешифратор адреса ошибкн„Карфектйфушщий.. блок, первый формирователь контрольных евгнаяов и первый формирофатель сигналов ошибки, причем выходы дешифуатора адреса ошибки соединены с однйий из входов корректирующего блока, выходы которого подключены к одному из входов блока ввода и вывода ий4ормации, выходы которого соединены,с другими входами корректирующего блока и входами первого формирователя контрольных сигналов,. выход которото подключен- к одному из входов первого формирователя сигналов ошибки, о т— л и ч а ю щ е е с я теи, что, с целью расширения области применения устройства,за счет. обеспечения возможности наращивания разрядности информационных слов с сохранением минимальной избыточности, в него введены регистр, второй формирователь контрольных сигналов, второй формиро- ватель сигналов ошибки, преобразова| тель кода ошибки и блок местного управления, одни из выходов которого соединены соответственно с унуавляющими входамн первого формирователя контрольных сигналов и с первым уп равляю@ее» входом пе1н ого формирователя сигналов ошибки, другие входы которого подключены к выходам регистра, причем другие выходы блока местного управления соединены соответственно с управляющими входами преобразователя кода ошибки и с первым управляющим входои второго формирователя сигналов ошибки, одни входы которого нодклочены к выходам первого формирователя сигналов ошибки, а выходы - ко входам блока обнаружения ошибок, второго формирователя конт- Я рольных сигналов и одним из входов преобразователя кода ошибки, выходы которого соединены со входами дешифратора адреса ошибки, другие входы преобразователя кода ошибки и другие р входы второго формирователя сигналов ошибки соединены со входамн регистра и являются контрольными входами устройства, ин4к рмацнонными входами и выходами которого являются входы и выходы блока ввода и вывода информации, первый управляющий вход ко- © торого явдуется входом разрешения вывода устройства, а второй управляющий вход соединен с управляющим входом регистра и является входом разрешения ввода устройства, индикаторными выходами которого являются выходы блока обнаружения ошибок, управляющий вход которого и второй управляющий вход первого формирователя сигналов ошибки объединены и являются входом режима работы устройства, управляющими входами которого являются входы блока местного управления и уп0639

1 10 равляющий вход . второго формирователя контрольных сигналов, выходы которого являются контрольными выходами устройства.

2. Устройство по п. 1, о т л и— ч а ю щ е е с я тем, что преобразователь кода ошибки содержит мультиплексоры с первого по седьмой, первые и вторые входы которых являются входами преобразователя, сумматоры по модулю два и элементы ИЛИ, причем выход шестого мультиплексора соединен с первыми входами первого и второго сумматоров по модулю два, выход седьмого мультиплексора подключен к первому входу третьего сумматора пс модулю два, прямой и инверсный выходы которого соединены соответственно с первыми входами первого и второго элементов ИЛИ, вторые входы которых объединены, выходы первого и второго сумматоров .по модулю два и выходы мультиплексоров с первого по пятый и элементов ИЛИ являются выходами преобразователя. первые и вторые управляющие входы мультиплексоров соответственно объединены и являются одними из управляющих входов преобразователя, другими управляющими входами которого являются вторые входы элементов ИЛИ, вторые входы первого, второго и третьего сумматоров по модулю два.

3. Устройство по пп.1 и 2, о т - л и ч а ю щ е е с я тем, что блок местного управления содержит дешифратор кода управления, входы которого являются входами блока, элементы

ИЛИ с третьего по восьмой, элемент

ИЛИ-НЕ и элементы НЕ, причем первый выход дешифратора кода управления соединен с первыми входами третьего и седьмого элементов ИЛИ, второй и третий выходы дешифратора кода управления подключены соответственно к первым входам шестого и восьмого элементов ИЛИ и входу первого элемента .НГ и к первым входам пятого элемента

I ИЛИ, элемента ИЛИ-НЕ и второму входу седьмого элемента ИЛИ, выход которого соединен со входом второго элемента НЕ, четвертый и пятый выходы дешифратора кода управления подключены соответственно ко вторым входам третьего и восьмого элементов ИЛИ и . к первому входу четвертого элемента

ИЛИ и вторым входам пятого и шестого элементов ИЛИ, шестой выход дешифратора кода управления соединен со вторым входом четвертого элемента ИЛИ, третьими входами пятого, шестого и восьмого элементов ИЛИ, а седьмой выход дешифратора кода управления с третьим входом первого элемента

ИЛИ и вторым входом элемента ИЛИ-НЕ, выходы элементов ИЛИ, ИЛИ-НЕ, НЕ и выходы с первого по третий дешифратора кода управления являются выходами блока.

Изобретение относится к вычислительной технике и системам передачи данных и предназначено для обнаружения многократных и исправления одиночных ошибок в ЗУ и магистралях пе- 5 редачи-данных.

Известно устройство для исправления ошибок в блоках памяти, в котором обнаружение и исправление ошибок в блоках памяти производится с помощью 10 корректирующих кодов Хемминга, для чего используются микросхемы, предназначенные для кодирования и декодирования информации, а также дополни.тельные БИС ЗУ для хранения контроль-15 ных разрядов Г13.

Недостатком данного устройства является уменьшение надежности при увеличении объема обрабатываемой информации и увеличении разрядности информационного слова вследствие большой аппаратурной избыточности, а также сложность реализации.

Наиболее близким к данному изобретению является устройство для исправления ошибок в блоках памяти, в котором осуществляется исправление одиночных ошибок и обнаружение двойных и ряда многократных ошибок, содержащее блок задания направления обменом и триггеров, блок обнаружения ошибок, дешифратор адреса ошибок, корректи3 - 110063 рующий блок и формирователь контрольных разрядов и формирователь синдрбма ошибки, причем выход дешифратора адреса ошибки связан с корректирую-. щим блоком, который при обнаружении одиночной ошибки в кодовом слове производит исправление ошибочного разряда и выдачу ее через блок задания направления обменом на внешний вывод. Выход блока задания направления

10 обменом связи соединен с формирователем контрольных разрядов, выход которого поступает на вход формирователя признака ошибки 1.2 7.

В данном устройстве используется

15 модифицированный код Хемминга. Недостатком данного устройства является фиксированная разрядность информацитываемых информационных слов при сохранении минимальной избыточности, соответствующей модифицированному коду Хемминга. Указанный недостаток ограничивает область применения данного устройства, так как приводит к большим аппаратурным затратам и сни25 женив надежности при обработке инфор мационных слов большой разрядности.

Целью изобретения является расширение области применения устройства за счет обеспечения возможности наращивания разрядности информационных слов с сохранением минимальной избы35.точности, путем объединения нескольких устройств.

Поставленная цель. достигается тем, что в устройство для исправления ошибок в. блоках памяти, содержащее блок ввода и вывода информации, блок

4О обнаружения ошибок, дешифратор адреса ошибки, корректирующий блок, первый формирователь контрольных сигналов и первый формирователь сигналов ошибки, причем выходы дешифратора

45 адреса ошибки соединены с одними из входов корректирующего блока, выходы которого подключены к одному из входов блока ввода и вывода информации, выходы которого соединены с другими

50 входами корректирующего блока и входами первого формирователя контрольных сигналов, выход которого подключен к одному из входов первого формирователя сигналов ошибки, введены регистр, второй формирователь контрольных сигналов, второй формирова-. тель сигналов ошибки, преобразоваонного слова, т.е. отсутствие возможности-наращивания разрядности обраба- о

9 4 тель кода ошибки и блока местного управления, одни из выходов которого соеДинены соответственно с управляющими входами первого формирователя контрольных сигналов и с первым управляющим входом первого формирователя сигналов ошибки, другие входы которого подключены к выходам регистра, причем другие выходы блока местного управления соединены соответственно с управляющими входами преобразователя кода ошибки и с первым управляющим входом второго формирова теля сигналов ошибки, одни входы которого подключены к выходам первого формирователя сигналов ошибки, а выходы — ко входам блока обнаружения ошибок, второго формирователя контрольных сигналов и одним из входов преобразователя кода ошибки, выходы которого соединены со входами дешифратора адреса ошибки, другие входы преобразователя кода ошибки и другие входы второго формирователя сигналов ошибки соединены со входами регистра и являются контрольными входами устройства, информационными входами и .выходами которого являются входы и выходы блока ввода и вывода информации, первый управляющий вход которого является входом разрешения вывода устройства, а второй управляющий вход соединен с управляющим входом регистра и является входом разрешения ввода устройства, индикаторными выходами которого являются выходы блока обнаружения ошибок, управляющий вход которого и второй управляющий вход первого формирователя сигналов ошибки объединены и являются входом режима работы устройства, управляющими входами которого являются входы блока местного управления и управляющий вход второго формирователя контрольных сигналов, выходы которого являются контрольными выходами устройстВа..Кроме того, преобразователь кода ошибки содержит мультиплексоры с первого по седьмой, первые и вторые входы которых являются входами преобразователя, сумматоры по модулю два и элементы ИЛИ, причем выход шестого мультиплексора соединен с первыми входами первого и второго сумматоров по модулю два, выход седьмого мультиплексора подключен к первому входу третьего сумматора по модулю два, 1100639 прямой и инверсный выходы которого соединены соответственно с первыми входами первого и второго элементов

ИЛИ, вгорые входы которых объединены, выходы первого и второго сумматоров по модулю два, выходы мультиплексоров с первого по пятый и элементов ИЛИ являются выходами преобразователя, первые и вторые управляющие входы

1О мультиплексоров соответственно объединены и являются одними из управляющих входов преобразователя, другими управляющими входами которого являются вторые входы элементов ИЛИ, вторые входы первого, второго и третьего

15 сумматоров по модулю два.

Кроме того, блок местного управления содержит дешифратор кода управления, входы которого являются входами блока, элементы ИЛИ с третьего по восьмой, элемент ИЛИ-НЕ и элементы .

НЕ, причем первый выход дешифратора кода управления соединен с первыми входами. третьего и седьмого элементов ИЛИ, второй и третий выходы де25 шифратора кода управления подключены соответственно к первым входам шестого и восьмого элементов ИЛИ и входу первого элемента НЕ и к первым входам пятого элемента ИЛИ, элемента

ИЛИ-НЕ и второму входу седьмого элемента ИЛИ, выход которого соединен со входом второго элемента НЕ, четвертый и пятый выходы дешифратора кода управления подключены соответственно З5 ко вторым входам третьего и восьмого элементов ИЛИ и к первому входу четвертого элемента ИЛИ и вторым входам пятого и шестого элементов ИЛИ, шестой выход дешифратора кода управления 40 соединен со вторым входом четвертого элемента ИЛИ, третьими входами пятого, шестого и восьмого элементов ИЛИ, а седьмой выход дешифратора кода управления — с третьим входом первого 45 элемента ИЛИ и вторым входом элемента ИЛИ-НЕ, выходы элементов ИЛИ, ИЛИ-НЕ, НЕ и выходы с первого по третий дешифратора кода управления являются выходами блока. 50

На фиг; 1 представлена функциональная схема предложенного устройства; на фиг. 2 и фиг. 3 — соответственно функциональные схемы наиболее

55 предпочтительных вариантов выполнения преобразователя кода ошибки и блока местного управления; на фиг.4 и фиг. 5 — примеры матрицы предложенного модифицированного кода Хемминга, применяемого для работы устройства; на фиг. 6 — схема объединения двух устройств.

Устройство (фиг. 1) содержит блок

1 ввода и вывода информации, регистр

2, первый формирователь 3 контрольных сигналов, первый 4 и второй 5 формирователи сигналов ошибки, блок

6 обнаружения ошибок, преобразователь 7 кода ошибки, дешифратор 8 адреса ошибки, корректирующий блок 9, второй формирователь 10 контрольных сигналов и блок 11 местного управления, предназначенный для управления расширением устройства при увеличении разрядности обрабатываемых информационных слов.

На фиг. 1 обозначены вход 12 разрешения вывода, информационные входы и выходы 13; вход 14 разрешения ввода, контрольные входы 15, вход 16 режима работы, управляющие входы

17 — 20, контрольные 21 и индикаторные 22, 23 выходы устройства.

Преобразователь кода ошибки содержит (фиг. 2) мультиплексоры с первого по седьмой 241-24, сумматоры 25, 26, 27 по модулю два с первого по третий, первый 28 и второй 29 элементы ИЛИ. На фиг. 2 обозначены выходы

30„-308 и управляющие входы 31 -31 преобразователя.

Блок местного управления содержит (фиг. 3) дешифратор 32 кода управления, элементы ИЛИ с третьего по восьмой 33-38, элемент ИЛИ-НЕ 39, первый

40 и второй 41 элементы НЕ.

На фиг. 3 обозначены выходы 42—

1, 42, 43 и 44 блока местного управления.

На фиг. 4 и фиг. 5 обозначены информационные Д -Д разряды и приведены значения контрольных сигналов

Ко-К в контрольных разрядах, соответствующие модифицированным кодам

Хемминга, применяемым при работе с шестнадцатиразрядными-шестидесяти-. четырех разрядными информационными словами соответственно.

На фиг. 6 изображены первое 45 и второе 46 описываемые устройства, объединенные для обработки, например, тридцатидвухразрядных информационных слов и внешний формирователь

47 со входами 48.

Первый формирователь 3 контрольных сигналов состоит из элементов, 1100639 реализукнцих функцию сложения по модулю два(в соответствии с фиг. 4 и фиг. 5) и двух мультиплексоров, управляемых от блока 11 местного управления ° 5

Первый формирователь 4 сигналов ошибки содержит К (где К вЂ” число контрольных разрядов) двухвходовых элементов, реализующих функцию сложения по модулю два, считанных из памяти 1О контрольных разрядов, в соответствии

t с контрольными разрядами, выработанными формирователем 3, и К трехвходовых элементов И, управляемые блоком

11 и предназначенные для разрешения и блокировки поразрядного сравнения двух контрольных слов.

Второй формирователь 5 сигналов ошибки содержит К двухвходовых сумматоров по модулю два и К двухвходовых 2р элементов И, предназначенных для разрешения передачи информации со входов 15 в блок 5.

Устройство работает следующим образом. 2э

Вход 16 задает два основных режима работы устройства: Генерация" и

"Контроль". Эти режимы соответствуют циклам записи и считывания информации в контролируемом блоке памяти(ЗУ) 0

В режиме "Генерация" происходит формирование контрольных сигналов из информационного слова ° Информация, записываемая в ЗУ, поступает через входы 13 в блок 1 и далее в формирователь 3, который формирует контрольные сигналы в соответствии с кодом .Хемминга (фиг. 4). Полученные контрольные сигналы беэ изменений проходят через. формирователь 4 в формиро- 40 ватель 5. В режиме без расширения разрядности контрольные сигналы без изменения поступают на формирователь

10, далее на выходы 21 и записываются в дополнительное ЗУ (на фиг. 1 не 45 показано).

В режиме "Контроль" устройство производит обнаружение одиночных двоичных и некоторых многократных ошибок и исправление одиночных ошибок.

Информационные сигналы, считанные из контролируемого ЗУ, через блок 1 поступают в формирователь 3, где формируются новые контрольные сигналы, которые в формирователе 4 сравниваются

tt lt со старыми контрольными сигналами, считанными из дополнительного ЗУ через регистр 2. В результате на выходе формирователя 4 формируется код ошибки. -В режиме без расширения разрядности полученный код ошибки без изменений проходит через формирователи 5 и 10 на выходы 21 и на входы блока 6, который формирует сигналы одиночной (на выходе 22) и многократный (на выходе 23) ошибок. С выхода формирователя 5 код ошибки поступает на преобразователь 7 и далее используется дешифратором 8 для идентификации ошибочного разряда. Адрес ошибочного разряда поступает в блок 9, в котором осуществляется его инвертирование, и далее исправленная информация через блок 1 выдается на выходы 13. Сигналы ошибок на выходах 22 и 23 и код ошибки используются центральным процессором (на фиг. 1 условно не показан) для организации .прерывания и программных методов обработки статических данных по ошибкам.

Предложенное устройство предназначено для обработки восьмираэрядных и шестнадцатиразрядных информационных слов и позволяет организовать совместную работу нескольких таких устройств при необходимости увеличения разрядности информационного слова до шестидесятичетырех с сохранением минимальной избыточности, соответствующей модифицированному коду Хемминга. Устройство основано на применении предложенных модифицированных кодов Хемминга. Проверочная Н-матрица 16 ° 6 (фиг. 4) используется как базовая для построения Н-матриц большей разрядности при расширении. При совместной работе нескольких предложенных устройств для обработки информации большой разрядности необходимо использовать более длинные коды Хемминга. Для построения таких кодов на основе базового кода (22,16) используется метод сложения по модулю два одинаковых по размерности 16 k проверочных Н-матриц (где k — - количество контрольных разрядов — разрядов кода ошибки), получаемых из исходной проверочной (базовой) матрицы 16 6 путем модификации. Например, для построения кодов (39,32), (56,48), (72,64) на базе исходного кода (22,16) имеем следующие Н-матрицы: (16 7)„+(16 7) 32 7 (фиг. 5); (16.8)+8 +(16 8) +(16 ° 8) =48 8; (16. 8)ь4 +(16 .8)4+(16 8) (16 8) 4 =64%, 9 11ОО где знак +" обозначает суммированйе по модулю два.

На фиг. 5 приведен пример указанных Н-матриц для модифицированного кода Хемминга (39,32), (56,48), (72,64), Модификация исходной Н-матрицы

16е6 для получения матриц i6 1с заключается во введении дополнительных строк и изменении одной строки (в приведенном примере пятой строки—

К ), причем вводимые дополнительные строки содержат все "единицы" либо для первого байта информации, либо для второго, т.е. являются результатом взаимной инверсии относительно друг друга. Эффективность применения данного метода построения кодов Хемминга из базового кода (22,16) основывается на минимальном изменении исходного кода Хемминга и, следовательно, минимальной аппаратурной избыточности, вносимой в формирователи

3, 4, 5, преобразователь 7 при обеспечении программируемости устройства на определенный код.

Мультиплексоры в формирователе 3 позволяют осуществлять перестройку кода Хемминга под управлением блока

11 и выбрать один из четырех контрольных разрядов для К5 и один из двух контрольных разрядов для К и К в соответствии со следующими уравнениями:

3 ДФ Д 8 Д9 Д1+ 1з

Дв+Дэ+Д ++ ++ ++ з+ДИ+Д1

Элементы И формирователя Ъ позво- ляют либо пропускать неизменной информацию с блока 4 на выход блока 5, например, в режиме обработки шестнадцатиразрядных слов, либо выполнять сложение по модулю два информации, поступающей с блока 4 и со входов 15, получая таким образом полные контрольные сигналы или полные сигналы ошибки (в зависимости от режима работы) при совместной работе двух предложенных устройств в режиме с удвоенной разрядностью информационного слова.

Мультиплексоры 24> -24 (фиг. 2) предназначены для того, чтобы пропус639 10 кать на вход дешифратора 8 либо код ошибки с формирователя 5, сформированный этим же устройством, либо код ошибки, полученный через входы 15 с другого такого же устройства, либо с внешних логических схем в режимах работы с расширенной разрядностью более 32 бит. С помощью сумматоров 25, 26, 27, управляемых от блока 11, преобразователь 7 позволяет учесть все изменения в кодах ошибок, возникающие при переходе с одного кода Хемминга на другой в режимах работы с различным расширением разрядности слова, и тем самым не усложнять дешифратор 8. При подаче на входы 31„, 32z ли 313 преобразователя 7 "ло !

О происходит пропускание контрольных сигналов, а при подаче лог. 1 их инвертирование. Элементы ИЛИ 28, 29 служат для маскирования "лишних" контрольных сигналов сигналом "лог.

"1" в режиме работы без расширения разрядности.

Организация обработки информации разрядностью до шестидесятичетырех бит при совместной работе двух, трех и четырех предложенных устройств осуществляется с помощью входов 17, 18, 19 и блока i 1. С помощью входов 17, 18, 19 задается режим обработки информационных слов каждым устройством — определяется общий размер информационного слова, положение информационных разрядов„ обрабатываемых данным устройством, в общем слове данных, выбирается соответствующий код Хемминга. В зависимости от сигналов на входах 17, 18, 19 в устройстве под управлением блока 1 1 про -раммируется работа формирователей 3, 4, 5 и преобразователя 7. В таблице приведены возможные режимы обработки информационных слов длиной восемь, шестнадцать, тридцать два, сорок восемь и шестьдесят четыре бит для кода Хеммийга (фиг. 4 и фиг. 5) в зависимости от управляющих сигналов на входах 17, 18 и 19.

Технико-экономическое преимущество предложенного устройства заключается в расширении области его применечия по сравнению с прототипом за счет наращивания разрядности информационных слов с сохранением минимальной избыточности путем объединения для совместной работы нескольких описываемых устройств.

1100639

Продолжение таблицы !

ых дон ябра ае10 усттном

2 (48, 16-31

0 0 (56г48) 0 0 0 (22,16) 1(8,16) 0-15

2(64) 1(32) 0-15 (72,64) 1(64) 0 0. " (39, 32) 0 1 0 (39,32)

0 1 1 (56 48). г

2 (32) 16-31

1(48) 0-15 (72,64)!

1 0 1 (56 48) (72,64) 1 1 0 (72,64) 3(48) 32-47

3(64)

4(64) 48-63

1100639

1100б39

1100639

1100639

Составитель Т.Зайцева

Редактор С.Тимохина Техред И. A om Корректор И.Демчик

Заказ 4585/38 Тираж 575 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Иосква, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г.ужгород, ул.Проектная, 4