Постоянное запоминающее устройство

 

ПОСТОЯННОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее диодный матричный накопитель с нарафазными выходами информационных разрядов и разряда контроля четности, дещифратор выбора строки , выходы которого соединены с входами диодного матричного накопителя, а входы являются входами устройства, элемент сложения по модулю два и ограничительные элементы , через которые каждый выход диодного матричного накопителя соединен с щиной питания, отличающееся тем, что, с целью повыщения надежности устройства путем исправления одиночных ощибок, в каждый разряд накопителя введены два ограничительных элемента на диодах, два нагрузочных элемента и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ и в каждый информационный разряд - элемент ЭКВИВАЛЕНТНОСТЬ и элемент И, причем в каждом разряде парафазные выходы накопителя соединены с анодами диодов, катоды которых через нагрузочные элементы соединены с шиной нулевого потенциала, в каждом информационном разряде входы элемента ЭКВИВАЛЕНТНОСТЬ соединены с катодами диодов, а его выход - с первым входом элемента И, второй вход которого соединен с выходом элемента сложения по модулю два, а выход - с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого соединен с вторым входом элемента ЭКВИВАЛЕНТ- «g НОСТЬ и с входом элемента сложения по модулю два, а его выход является выходом устройства , входы элемента ИСКЛЮЧАЮЩЕЕ ИЛИ разряда контроля четности соединены с катодами диодов, соответствующих данному разряду, его второй вход соединен с входом элемента сложения по модулю два, а выход - с управляющим входом элемента сложения по модулю два.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) 1896 А

3(51) G 11 С 2900

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 3464556/18-24 (22) 05.07.82 (46) 07.07.84. Бюл. № 25 (72) Н. В. Малютин (53) 681.327.66 (088.8) (56) 1. Авторское свидетельство СССР № 341062, кл. G 11 С 29/00, 1979.

2. Авторское свидетельство СССР № 987680, кл. G 11 С 29/00, 1981.

3. Брик Е. А. Постоянные запоминающие устройства цифровых машин. Л., «Энергия», 1969, с. 42, рис. 26 (прототип). (54) (57) ПОСТОЯННОЕ ЗАПОМИНАЮЩЕЕ УСТРОЛСТВО, содержащее диодный матричный накопитель с парафазными выходами информационных разрядов и разряда контроля четности, дешифратор выбора строки, выходы которого соединены с входами диодного матричного накопителя, а входы являются входами устройства, элемент сложения по модулю два и ограничительные элементы, через которые каждый выход диодного матричного накопителя соединен с шиной питания, отличающееся тем, что, с целью повышения надежности устройства путем исправления одиночных ошибок, в каждый разряд накопителя введены два ограничительных элемента на диодах, два нагрузочных элемента и элемент ИСКЛЮЧАЮIlIEE ИЛИ и в каждый информационный разряд — элемент ЭКВИВАЛЕНТНОСТЬ и элемент И, причем в каждом разряде парафазные выходы накопителя соединены с анодами диодов, катоды которых через нагрузочные элементы соединены с шиной нулевого потенциала, в каждом информационном разряде входы элемента ЭКВИВАЛЕНТНОСТЬ соединены с катодами диодов, а его выход — с первым входом элемента И, второй вход которого соединен с выходом элемента сложения по модулю два, а выход— с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого соединен с вторым входом элемента ЭКВИВАЛЕНТ- ю

Ю

НОСТЬ и с входом элемента сложения по модулю два, а его выход является выходом устройства, входы элемента ИСКЛЮЧАЮЩЕЕ

ИЛИ разряда контроля четности соединены С с катодами диодов, соответствующих данному разряду, его второй вход соединен с входом элемента сложения по модулю два, а выход — с управляющим входом элемента сложения по модулю два.

1101896

?О

50

Изобретение относится к вы;ислитсльной технике и может быть использова(го при nocTf)0CHH И HOi ГОЯН Hh(X;33 (10()IH f(3(0(i(H У С "ройств.

Изве(Гflhi НО T05iilHLIc заноми на(О(цие i còройс!13(! (ПЗУ) матри (ного TH((;l (к(н(тролеи и исправлен((см информации нри считывани((f f j (((2!.

1!с)0("1;JIKnxf таких 1!ЗУ является То, ГГО и-;)азря.(ный «13копите.(i> co cрж iT !< ролеи(ых ра:3ряг(013, причем j(всегда больше единицы. Это приводит к увеличению оборуД(Н)сl3 И и I I ñl КOI! ИТСЛЯ И Ч ИС.1 сl Э. IС МЕ HTOB Э,>СКТ

p0flH0((Гбрамлсния усилителей считывания, элсмс(ггов контроля и т, д. Кроме того, снижается быстродс icTBHc ПЗУ за счст увели ICH ИЯ ВРСМСHH H f)OXO?>(;ICÍс! Я СИГпаЛ3. ПО.IУ(си((ОГО на выхо,(с накопителя, через э.l(и(f(Tь! Охсм и(прав. ((Иия Опlиоок.

1 13 и бÎ;I cс 0,. I! f 3(iH I м п О Схн и ч(ской (Гс(1((юсти и достигаех(ому эффекту к предлага(.мох(3 HB:(HcTcH УстРОЙство. c0, I(IP?K3HI(е ,еиодный матричный накопитель с парафазными выходами информационных p33p5i ÎB

И Раз P51, I il KOHTPO (Р (СТНОСТИ, ДЕШ ИфРсlТОР выбора строки, выходы которого соединены

С ВХОДа МИ ДИОДНО ГО Х(с(1 РИ 1 НОГО Н с(КО((ИТСЛЯ, а в. оды являк)тся входаии устройства, элеМСНТ (ЛОЖЕНИ5! HO )IОДУ,1K) !133 И ОГР3НИЧИтелы(ыс эл(и HThl, через которые каждый вы. О,f,(JIOÄ>IOÃO 3(сlTPJfс! НОГО (le! KOIIHTCË51 CO(>ДИ

Нгч((L IHHOH (15(Tc(HHH (31.

f fC, (0(Tci (Кс)М ИЗВ(CTHO (О уCT!IOÉСТ(33 я В 1 я (ГО51 то, (то О;Еино чн ыс Оп(иоки в Hp (>1 Нс исНР 1Н.! ЯЮТС)i., (,!Я i (X liC H f)3!3;IC! (151 В Нс(КОПИ (с,lc ((сооход((мо предусмотреть К 10(IOPIH((((льных раз!)ЯДО(3, ((ри (см K) 1. Исправле1((l(OiHI!()OK с Hf)J(xf(J(c fIH(. ì ко lo(3 Х(мминГ3 и этом С, I),, i(((!)HBO;IHT K ) (3C IJI ((.Нию Обо!)у,0l3cI HHß H ci КОПИТ(.1Я 1! I ИС,1 cl ЭЛС МС НТО(3 I(I Cлоиой части элскгронного Обрамления Г!ЗУ.

3 cl C c(C Т 13 в Сд е(I H и д 011 0.:I f (HT C(I ь H hi X ) С HB JI T (.1(И С !:-!ТЫ ВсlпИ51, ЭЛЕМСIП ОВ КО(Г! РОЛ51 И H(!—

HpiiB.1(пня счит IHHoH информа((ии ух!еньепастсlf эффективность применения коррекции. ! ее:lh изобретения новы(пение над(?Kности устройства и) Г(>)(Hcllp3B. 1(. íè51 Одиночных оп(ибок.

1 IOC 13 (3C(CНН с(я ц(:Ih;(OCT((I 3 ется ТCX1, в пост оян ном за помп((акнцсм устройстве, содеp?K3(J(c..еиодный IBTð(IHI(h!é накопитель с парафазными выходами информациof1f!hix разрядов и разряда контроля -(етности, дешифратор выоора строки. выходы которог0 соединены с входами диодного матричного накопителя, а входы явля(отея входами

x(. .трои Tва, элемcHT сложсf1ия HО моду,1lo два и ограничигельные элементы, через которые ка кдый вы од;I,èîäíîpî матричног0 пакопигсля соединен с (пипой питания, в каж.еый разряд пако((ителя введены два ограничительных элемента на диоднах, два нагрузо IHH(x элемента и элемент ИСКЛЮЧА1ОЩЕЕ ИЛИ и в каждый информационный разряд — элемент ЭКВИВАЛЕНТНОСТЬ и элемент И, причем в каждом разряде парафазн ые выходы накопителя соединены с анодами диодов, катоды которых через нагрузочные элементы соединены с шиной нулевого потенциала, в каждом информационном разряде входы элемента ЭКВИВАЛЕНТНОСТЬ соединены с катодами диодов, а его выход — с первым входом элемента И, второй вход которого соединен с выходом элемента сложения по модулю два, а выход— с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого соединен с вторым входом элемента ЭКВИВАЛЕНТНОСТЬ и с входом элемента сложения по модулю два, а его выход является выходом устройства, входы элемента ИСКЛЮЧАЮЩЕЕ ИЛИ разряда контроля четности соединены с катодами диодов, соответствующих данному разряду, его второй вход соединен с входом элемента сложения по модулю два, а выход -- с управляюшим входом элемента сложения по модулю два.

На чертеже изооражена схема предложенного устройства.

Постоянное запоминающее устройство содержит дешифратор выбора строки, диодный матричный накопитель 2, состоящий из столбцов 3, строк 4, информационных разрядов 5, контрольного разряда 6, информационных диодов 7 и плавких перемычек 8, ограничительные элементы 9, ограничительHhIc элемеHThi на диодах 10, нагруочные элементы 11, элементы ИСКЛЮЧАЮЩЕЕ

ИЛИ 12, элементы И 13, элементы ЭКВИБАЛЕHTHÎCTb 14 и элемент 15 сложения по модулю Ева.

Устройство работает следующим обраЗОМ.

Запись информации в диодный матричlfb(H накопитель осуществляется до установки в постоянное запоминающее устройство пережиганием плавких перемычек.

Считывание информации происходит следующим образом. Дешифратор 1 выбора строки в соответствии с заданным адресом формирует низкий потенциал на выбранной строке 4. При этом на нагрузочных элементах 11 в каждом разряде устанавливаются низкие и высокие потенциалы в соответствии с записанной в накопитель 2 информацией, 3 на выходах элементов ЭКВИ ВАЛЕ НТНОСТЬ 14 и И 13 устанавливается низкий потенциал. Считанная из накопителя информация может быть записана в регистр числа ПЗУ (не показан) с выхода элементов

ИСКЛЮЧАЮЩЕЕ ИЛИ 12 по окончании

iiepex0дных процессов в элементах 15 сложения по модулю два, ЭКВИВАЛЕНТНОСТЬ 14, И 13 и ИСКЛЮЧАЮЩЕЕ ИЛИ

12.

Если в каком-нибудь разряде имеется отказ, H3(ipHMcp короткое замыкание столбцов 3, обрыв диода 7 или плавкой перемыч1101896

Составитель А. 3,срюгин

Редактор В. Петраш Техред И. Верес Корректор.1. Пилипенко

Заказ 4685/36 Тираж 575 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

1l3035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Филиал ППП «Патент», г. Ужгород, ул. Проектная. 4 ки 8, то иа нагрузочных элементах 11 этого разряда будут одинаковые потенциалы, а на выходе элемента ЭКВИВАЛЕТНОСТЬ

14 соответствующего разряда установится высокий потенциал. При этом, если результат сложения по модулю два информационной части считанного слова не совпадает с информацией в контрольном разряде 6, то на выходе элемента 15 сложения по модулю два и на выходе элемента И 13 неисправного разряда установится высокий потенциал, В этом случае элемент ИСКЛЮЧАЮ1ЦЕЕ ИЛИ 12 неисправного разряда изменит информацию на инверсную. Если отказ не приводит к ошибке, то на выходе элемента 15 сложения по модулю два будет низкий потенциал и изменения информации на инверсную элементом ИСКЛЮЧАЮ1ЦЕЕ

ИЛИ 12 не произойдет. Таким образом в устройстве исправляются одиночные ошибки.

Информация о четности считанного слова может быть получена непосредственно с нагрузочного элемента 11 контрольного разряда 6, а с выхода элементов ЭКВИВАЛЕНTHOCTb 14 может быть получена информация о количестве отказов в считанном слове.

5 Технико-эконом и ческое преимущество предлагаемого постоянного запоминающего устройства заключается в возможности построения с. емы контроля и исправления одиночных ошибок с меньшим числом дополнительных разрядов в накопителе при сокращении электронного оборудования в числовой части ПЗУ. Так, например, сравнение с коррекцией по Хеммингу показывает, что для 16-разрядных чисел информационная избыточность у предлагаемого варианта накопителя ПЗУ составляет 6о/и, а у известного

25",р. Количество интегральных схем серии

133 для предлагаемого варианта равно 15, а для известного 21 Кроме того, в ПЗУ с коррекцией по Хеммингу время считывания больше, чем в предлагаемом ПЗУ, на время задержки в двух логических элементах.