Устройство для контроля параллельного кода на четность

 

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПАРАЛЛЕЛЬНОГО КОДА НА ЧЕТНОСТЬ, содержашее регистр, две группы элементов И, элемент ИЛИ, триггер и два элемента И, причем выхоцы элементов И первой гругшы соединены с соответствующими вхсЗдами элемента ИЛИ, выход которого соединен со счетным входом триггера, единичный и нулевой выходы которого соединены с первыми входами соответственно первого и второго элементов И, вторые входы которых объединены , первый вход каждого i-го элемента И первой группы

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

3(51) 6 06 Г 11/10!. ) ." и) и gi

OllHCAHHE ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3555348/18-24 (22) 16.02.83 (46) 15.07.84. Бюл. Р 26 (72) С.М.Шептуха, M. Г.Иальцев, В.A.Буршанов и A .Д.Шечкин (53) 681, 3 (088. 8) (56) 1. Авторское свидетельство СССР

9 530332, кл. G 06 F 11/10, 1973.

2 ° Авторское свидетельство СССР

9 552609, кл. G 06 F 11/08, 1973 (прототип) . (54) (57) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПА- .

РАЛЛЕЛЬНОГО КОДА HA ЧЕТНОСТЬ, содержашее регистр, две группы элементов

И, элемент ИЛИ, триггер и два элемента И, причем выходы элементов И первой гругщы соединены с соответствующими входами элемента ИЛИ, выход которого соединен со счетным входом триггера, единичный и нулевой выходы которого соединены с первыми .входами . соответственно первого и второго элементов И, вторые входы которых объединены, первый вход каждого 1-ra элемента И первой группы (1 -< i (и)2, где и- разрядность регистра) соединен с первым входом i-го элемента И второй группы, информационные входи регистра являются информационными (19) SU (Ill А

/ входами устройства, выходы первого и второго элементов И являются выходами устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения достоверности контроля и быстродействия в него введены группа узлов свертки по модулю два, группа элементов ИЛИ и группа элементов задержки, причем выходы каждого (2i-1) и 2i-ro разрядов регистра соединены с входами iro узла свертки по модулю два груп-, пы (1 4 i<@(2 ), выходы нечетности и четности каждого i-ro узла свертки по модулю два соединены с вторыми входами 1-х элементов И первой и второй групп соответственно, выход каждого i-го элемента И первой группы через соответствующий элемент задержки группы соединен с первым sxoдом 1-ro элемента ИЛИ группы, второй вход которого соединен с выходом 1го элемента И второй группы, выход каждого j-ro элемента ИЛИ группы соединен с первым входом (j+1)-го элемента И первой группы (1 < q .и/2) первый вход первого элемента И первой группы является входом запуска устрой ства, выхоц п/2-го элемента ИЛИ группы соединен с вторым входом nepaorc} элемента И.

110 3239

Изобретение относится к области . автоматики и вычислительной техники и может быть использовано в цифровых вычислительных устройствах для обнаружения ошибок при передаче информации в двоичном коде.

Известно устройство дюФ контроля параллельного кода на четность, принцип работы которого основан на сдвиге контролируемого кода, содержащее сдвигающий регистра, элемент И и триггер j1j.10

Невысокое быстродействие этого устройства обусловлено поразрядным сдвигом информации в регистре при анализе ее на четность. 15

Наиболее близким по техническому решению к предлагаемому является устройство для определения четности информации, содержащее регистр, разрядные входы которого являются первыми входами устройства, элемент задержки, три элемента И, элемент ИЛИ, выход которого соединен со счетным входом триггера, выходы которого соединены с первыми входами двух эле- 5 ментов И, выходы которых являются выходами устройс+ва, единичные и нулевые выходы регистра соединены с первыми входами соответствующих элемен-. тов И первой и второй группы, выходы элементов И первой группы соединены с нулевыми входами соответствующих разрядов регистра и "оответствующими входами элемента ИЛИ, выход каждого i-го элемента И второй группы соединен с вторыми входами (i+1) -х 35 элементов И первой и второй групп (1 (i < n, где и — разрядность регистра) (2 ) .

Недост ат ком устройства также является недостаточное быстродействие и 40 уничтожение информации на регистре при ее контроле.

Цель изобретения — повышение достоверности контроля и быстродействия.

Поставленная цель достигается; . 45 тем, что в устройство для контроля параллельного кода на четность„ содержащее регистр, две группы элементов И, элемент ИЛИ,.триггер и два элемента И, причем выходы элементов

И первой группы соединены с соответствующими входами элемента ИЛИ, выход которого соединен со счетным входом триггера, единичный и нулевой выходы которого соединены с первыми входами соответственно первого и вто-55 рого элементов И, вторые входы кото" рых объединены, первый вход каждого

i-ro элемента И первой группы (1 < i < n/г, где и -разрядность регистра) соединен с первым входом i- 60 го элемента И второй группы информационные входы регистра являются информационными входами устройства, выходы первого и второго элементов И являются вйходами устройства, введе- 65 ны группа узлов свертки по модулю два, группа элементов ИЛИ и группа элементов задержки, причем выходы каждых (2i-1) и 2i-ro разрядов регистра соединены с. входами i-го узла свертки по модулю два группы (1 i « n/2 ), выходы нечеткости и четности каждого i-ro узла свертки по модулю два соединены с вторыми входами i-х элементов И первой и второй групп соответственно,, выход каждого i-ro элемента И первой группы через соответствующий элемент задержки группы соединен с первым входом i-го элемента ИЛИ группы, вт6рой вход которого соединен с выходом

i-го элемента И второй группы, выход кажого j-го элемента ИЛИ группы соединен с первым входом (j+ )-ro элемента И первой группы (1 Ф j (и/г ), первый вход первого элемента И первой группы является входом запуска устройства, выход n/г -го элемента

ИЛИ группы соединен с вторым входом первого элемента И.

На чертеже приведена функциональная схема устройства для контроля параллельного кода на четность.

Устройство содержит регистр

1, группу 2 узлов свертки по модулю два, выходы 3 четности и выходы 4 нечетности узлов свертки по модулю . два группы 2, вход 5 запуска устрой. ства, первую группу 6 элементов И, группу 7 элементов задержки, вторую группу 8 элементов И, группу 9 эле- ментов ИЛИ, элемент ИЛИ 10, триггер

11, элементы И 12 и 13

Устройство работает следующим образом, На информационные входы регистра

1 поступает и-разрядный двоичный код. Узлы 2 свертки по модулю два группы для каждых двух разрядов регистра 1 формируют сигнал, соответствующий четному числу единиц, снимаемый с выхода 3, или нечетному чис-лу единиц, снимаемый с выхода 4, По сигналу запуска, который поступает на вход 5 устройства, в зависимости от наличия сигнала с выхода 3 или 4 на выходе первых элементов И 6 или

8 появляется сигнал.

Если сигнал снимается с выхода 4, то с выхода первого элемента И 6 первой группы он поступает на вход элемента ИЛИ 10, а с его выхода-на счетный вход триггера 11. Одновременно этот сигнал с выхода первого элемента И 6 первой группы через элемент

7 задержки, обеспечивающий задержку сигнала на время переключения триггера 11, поступает через элемент ИЛИ

9 группы на опрос очередной пары элементов И первой 6 и второй 8 групп.

Если сигнал снимается с выхода

3 узла 2, принимающего сигналы or двух младших разрядов регистра 1, 1103239

Составитель В.Г

Редактор Л. Веселовская Техред М.Кузьма

Корректор A.Òÿñêî

Заказ 50 30/38 Тираж 699

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий .113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписное

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4: то он проходит через элемент И 8 второй группы на вход первого элемента

ИЛИ 9 и с его выхода на опрос очередной пары элементов И б и 8.

Таким образом, после опроса всех пар элементов И б и 8 на триггере 11 подсчитывается число единиц в принятом на регистр 1 двоичном коде, и сигналом с выхода последнего элемента

ИЛИ 9 группы через элементы И 12 и 10

13 в зависимости от состояния триггера 11 выдается сигнал четного числа единиц (c выхода элемента И 12) или нечетного (с выхода элемента И

13) .

Таким образом, просмотр сразу двух разрядов регистра 1 позволяет увеличить быстродействие устройства.

Отсутствие s устройстве цепей сбро»

«=a триггеров регистра во время его просмотра позволяет сохранить код при анализе его на четность, т.е. увеличивается время хранения кода на регистре, и позволяет использовать регистр устройства для повторного выделения контрольного кода, что повьпаает достоверность контроля.