Устройство для сопряжения двух магистралей

 

УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ДВУХ МАГИСТРАЛЕЙ, содержащее четьфе блока согласования, два регистра данных, два регистра адреса векторов прерывания, блок управления, че тыре коммутатора, две группы элементов И и два регистра слова состояния , каждый из которых содержит два триггера разрешения прерывания и триггер готовности, первые магистральные вход-выход блока управления через первый блок согласования подключен двухсторонней связью к первой магистрали, которая соединена с входом-выходом первого коммутатора с выходами первой группы элементов И и второго коммутатора, с входом второго блока согласования, вторая магистраль соединена через третий блок согласования с вторыми магистральными входами-выходами блока управления, а также с входом-выходом, третьего коммутатора, с выходами элементов И второй группы и четвертого коммутатора, с входами четвертого блока согласования, выходы второго и четвертого блоков согласования соединены соответственно с ин|формационными входами первого и вто .рого регистров данных и с первьм и вторым адресными входами блока управления , первьй и. второй выходы прерывания которого подключены к управляющим входам второго и четвертого коммутаторов, первые информационные входы которых связаны соответственно с выходами первого и второго регистров адреса вектора прерьшания, первый, второй и третий выходы первого коммутатора соединены соответственно с входами первого и второго триггеров разрешения прерьшания и с первым входом, первого триггера г готовности, выходы которых подключены к первому и второму входам ппеоывания и готовности блока управления, первый, второй и третий выходы третьего ксн мутатора соединены соотв с ветственно с входами третьего, четвертого триггеров разрешения прерывания и с первым входом второго триггера готовности, выходы которых подключены к третьему и четвертому входам прерывания и к второму входу готовнбсти блока управления, а выхо vl ды первого и второго триггеров готовности соединены соответственно с первыми входами третьего и первого коммутаторов и с вторыми входами первого и третьего коммутаторов, первый адресный выход блока управления . соединен с управляющими входами второго коммутатора, первого регистра данных и элементов И первой группы, второй адресный выход блока управления соединен с управляюшрми входами третьего коммутатора, второго регист-ра данных и элементов И второй груп

СОЮЗ СОВЕТСКИХ

РЗЮ ЮПМ

РЕСПУБЛИК

1 (19) %ма (11) 04

ОПИСАНИЕ ИЗОБРЕТЕНИЯ к двторскомъ свидктильствм

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

00 ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3477937/18-24 (22) 04.08.82 (46) 30.08.84. Бюл. В 32 (72) И.П.Белякова и М.А.Утин (71) Ленинградский научно-исследовательский вычислительный центр

АН СССР (54) 681.3 (088.8) (56) 1. Авторское свидетельство ССС1

У 734661, кл. G 06 F 3/04, 1980.

2. Устройство параллельного обмена И1. Техническое описание

3.858.352.ТО. (54)(57) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ

ДВУХ ИАГИСТРАПЕЙ, содержащее четыре блока согласования, два регистра данных, два регистра адреса векторов прерывания, блок управления, че тыре коммутатора, две группы элементов И и два регистра слова состояния, каждый из которых содержит два триггера разрешения прерывания и триггер готовности, первые магистральные вход-выход блока управления через первый блок согласования подключен двухсторонней связью к первой магистрали, которая соединена с входом-выходом первого коммутатора, с выходами первой группы элементов

И и второго коммутатора, с входом . второго блока согласования, вторая магистраль соединена через третий блок согласования с вторыми магистральными входами-выходами блока управления, а также с входом-выходом третьего коммутатора, с выходами элементов И второй группы и четвертого коммутатора, с входами четвертого блока согласования, выходы второго и четвертого блоков согласавания соединены соответственно с ин,формационными входами первого и вто:рого регистров данных и с первым и вторым адресными входами блока управ- . ления, первый и. второй выходы прерывания которого подключены к управляющим входам второго и четвертого коммутаторов, первые информационные входы которых связаны соответственно с выходами первого и второго регистров адреса вектора прерывания, первый, второй и третий выходы первого коммутатора соединены соответственно с входами первого и второго триггеров разрешения прерывания и с первым входом первого триггера готовности, выходы которых подключены к первому и второму входам пве6ывания и готовности блока управления, первый, второй и третий выходы третьего коммутатора соединены соответственно с входами третьего, четвертого триггеров разрешения прерывания и с первым входом второго триггера готовности, выходы которых подключены к третьему и четвертому входам прерывания и к второму входу готовности блока управления, а выходы первого и второго триггеров готов. ности соединены соответственно с первыми входами третьего и первого коммутаторов и с вторыми входами первого и третьего коммутаторов, первый адресный выход блока управления соединен с управляющими входами второго коммутатора, первого регистра данных и элементов И первой группы, второй адресный выход блока управления соединен с управляющими входами третьего коммутатора, второго регист-. ра данных и элементов И второй груп1111 пы, выходы регистров данных соединены соответственно с .информационными входами элементов И первой и второй групп, о т л и ч а ю щ е е с я тем, что, с целью повьппения быстродействия .обмена информацией между ЭВМ, в него введены два регистра режимов, два регистра адреса вектора прерывания, а в каждом из регистров слова состояния введены триггеры режима, при этом входы первого триггера режима и ..первого регистра режима соединены с четвертым и пятым выходами первог<. коммутатора, а входы второго триггера, режима и второго регистра режима соединены соответственно с четвертым и пятым выходами третьего коммутатора, прямые выходы второго и первого триггеров режима регистров слова состояния соединены соответственно с управляющими входами третьего и четвертого регистров адреса вектора

147 прерывания, с третьими входами перво. го и третьего коммутаторов, а инверсные выходы — с управляющими входами первого и второго регистров адреса вектора прерывания, выходы первого и второго регистров режима соединены соответственно с четвертыми входами третьего и первого коммутаторов, вторые входы триггеров готовности соединены с управляющими входами эле:,ментов И второй и первой групп, а . третьи входы — с управляющими входами первого и второго регистров данных выходы первых триггеров разрешения прерывания соединены соответствен-. но с информационными входами первого и второго регистров адреса вектора прерывания, выходы третьего и четвер того регистров адреса вектора преры вания соединены соответственно с информационными входами второго и четвертого коммутаторов.

Изобретение относится к вычисли,тельной технике и может быть исполь, зовано при проектировании многомашинных вычислительных систем.

Известно устройство, содержащее 3 буферный регистр, два блока связи с каналом, блок сравнения команд и блок задания режима (1 1.

Недостатком этого устройства является невозмажность его применения при проектировании мультипроцессорных систем, использующих интерфейс "

"Общая шина".

Наиболее близким к предлагаемому является устройство параллельного обмена, содержащее канальные перегородки, и приемники, дешифратор адреса вектора прерывания, регистр состояния, мультиплексор данных, дешифра тор управляющих сигналов и соответст МО вующие связи между ними (2 ).

Однако в известном устройстве приемник информации ие может изменить состояние регистра состояния устройства обмена передатчика и 25 таким образом закончить цикл обмена, что приводит к существенному увеличению числа машинных команд в цикле обмена и к увеличению времени обмена

Цель изобретения - повьппение быстродействия обмена информацией между

ЗВМ.

Поставленная цель достигается тем, что в устройство для сопряжения двух магистралей, содержащее четыре блока согласования, два регистра данных, два регистра адреса векторов прерывания, блок управления, четыре коммутатора, две группы элементов И и два регистра слова состояния, каждый из которых содержит два триггера разрешения прерывания и триггер готовности, первые магистральные вход-выход блока управления через первый блок согласования подключены двухсторонней связью к первой магистрали, которая соедине- на с входом-выходом первого коммутатора с выходами первой группы элементов И и второго коммутатора

7 с входом второго блока согласования, вторая магистраль соединена через третий блок согласования с вторыми магистральными входами-выходами блока управления, а также с входомвыходом третьего коммутатора, с выходами элементов И второй группы и четвертого коммутатора, с входами

3 11111 четвертого блока согласования, вы-ходы второго и четвертого блоков с о глас она ния с оединены с оответствен- но с информационными входами первого и второго регистров данных и с первым и вторым адресными входами блока

5 управления, первый и второй выходы прерывания которого подключены к ,управляющим входам второго и четвертого коммутаторов, первые информаци10 онные входы которых связаны соответственно с выходами первого и второго регистров адреса вектора прерывания, первый, второй и третий выходы первого коммутатора соединены соответст

; венно с входами первого и второго

15 триггеров разрешения прерывания и с -. первым входом первого триггера готовности, выходы которых подключены к первому и второму входам прерывания и готовности блока управления, первый

- 20 второй и третий выходы третьего коммутатора соединены соответственно с I входами третьего, четвертого триггеров разрешения прерывания и с первым

25 входом второго триггера готовности, выходы которых подключены к третьему и четвертому входам прерывания и квторому входу готовности блока управ. ления, а выходы первого и второго триггеров готовности соединены соответственно с первыми входами третьего и первого коммутаторов и с вторыми входами первого и третьего коммутаторов, первый адресный выход блока управления соединен с управляющими 35 входами второго коммутатора, первого регистра данных и элементов И первой группы, второй адресный выход блока управления соединен с управляющими входами третьего коммутатора, второ- 40 . ro регистра данных и элементов И второй группы, выходы регистров данных соединены соответственно с информационными входами элементов И первой и второй групп, введены два 45 регистра режимов, два регистра адреса вектора прерывания, а в каждом из регистров слова состояния введены триггеры режима, при этом входы первого триггера режима и первого регистра режима соединены с четвертым и пятым выходами первого коммутатора, а входы второго триггера режима и второго регистра режима соединены соответствснно с четвертым и пятым выходами третьего коммутатора, прямые выходы второго и первого тригге1 ров режима регистров слова состояния

47 4 соединены соответственно с управляю шими вхоцами третьего и четвертого регистров адреса вектора прерывания, с третьими входами первого и третьего коммутаторов, а инверсные выходы— .с управляющими входами первого и второго регистров адреса вектора преры,вания, выходы первого и второго ре- гистров режима соединены соответст- венно с четвертыми входами третьего и первого коммутаторов, вторые входы триггеров готовности соединены с управляющими. входами элементов И второй и первой групп, а третьи входы — с управляющими входами первого и второго регистров данных, выходы первых триггеров разрешения прерьвания соединены соответственно с информационными входами первого и второго регистров адреса вектора прерывания, выходы третьего и четвертого регистров адреса вектора прерывания соединены соответственно с информационными входами второго и четвертого коммутатора.

На фиг. 1 приведена схема устройства;

I на фиг. 2 - схема блока управления.

Устройство содержит блоки 1, 2, 3 и 4 согласования, коммутаторы 5, 6

6,, 7 и 8, группы элементов И 9 и 10, регистры 11 и 12 слова состояния, регистры 13 и 14 данных, регистры

15, 16, 17 и 18 адресов векторов пре. рьвания, блок 19 управления, регистры 20 и 21 режимов.

Каждый из регистров слова состояния содержит триггеры разрешения прерывания 22 и 23, готовности 24, режима 25.

Блок 19 управления имеет входы

26, 27, 28 и 29 прерывания, 30 и 31 готовности, 32 и 33 адресные, 34, 35 и 36, 37 соответственно магист- ральные входы и выходы управляющих сигналов, выходы 38 и 39 прерывания;

40 и 41 адресные, магистрали 42 и 43

Блок управления содержит два узла обмена стандартными магистральными сигналами, каждый из которых содержит регистр 44 прерывания, дешифратор 45 сигналов ответа, дешифратор

46 адреса.

Устройство может работать в режиме прерывания с ЭВМ, подключенной, например, к магистрали 42, если ранее в программном режиме в триггер

22 или 23 была записана единица.

Сигналы с выходов триггеров 22 и 23 поступают на входы регистра 44 прерывания, а после обмена стандартными>

Ф 11 сигналами регистра 44 с магистралью

42 на втором выходе регистра 44 фор. мируется сигнал разрешения ввода в магистраль 42 адреса вектора преры вания, адрес которого зависит от

1 состояния триггеров 22 и 23.

В .соответствии с выработанным адресом вектора прерывания ЭВМ выполняет одну из программ обработки . информации .

При передаче информации ЭВМ-ис- точник данных определяет готовность устройства к приему информации, для чего считывается в магистраль содержимое регистра 11. Если триггер 24 находится в нулевом состоянии, устройство готово к приему данных с магистрали 42. После записи информации триггер 24 переходит в единичное состояние, которое может быть считано со стороны магистрали 43, как один из разрядов регистра 12 слова состояния. Считывание информации в магистраль 43 может производиться программно (по флагу) или по прерыванию.

Если в начале цикла обмена при считывании .и последующем анализе. слова состояния с регистра 11 окажет ся, что состояние триггера 24 - единица, т.е. в регистре 23 хранится и

11147 еще не считано слово данных, то

ЭВМ вЂ” источник информации занесет программным путем в триггер 23 разре.шения единицу. ЭВМ-источник выходит иэ подпрограммы передачи информации и продолжает выполнение прерванной на время вьыолиения этой подпрограммы основной программы пользователя. Когда ЭВМ-приемник считает слово данных

10 as регистра 13 и триггер 24 будет сброшен, возникнет прерывание. Адрес вектора прерывания соответствует нулевому состоянию триггеров 22 и 25.

В программе обработки этого прерыва15 ния ЭВМ занесет программным путем слово данных в регистр 13. Таким образом, повьивается быстродействие обмена.

Обмен между ЭВМ может быть органи20 зован при помощи служебных слов, которые могут быть занесены в регистры режимов 20 и 21. Например, в них могут быть занесены начальные адреса буферных памятей ЭВМ-приемника инфор25 мацни, что также повьапает быстродействие обмена.

Увеличение быстродействия устройств обмена многомашинной системы

З0 позволяет получить существенный экономический эффект.

1f11147

1111147

И

ВИИ

СС

ПЛ

ВВ

gbl8

СС

Составитель Г.Стернин

Редактор М.Петрова Техред Т.фанта

Корректор A. Тяско

Подписное

Заказ 6895 Тираж 698

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4