Устройство для преобразования языков

 

УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ ЯЗЫКОВ, содержащее семь элементов И, первый элемент ИЛИ, группу регистров символа, регистр выдачи, схему сравнения, два счетчика адреса, дещифрятор кода пробела, три триггера , генератор импульсов, четыреэлемента задержки, дешифратор и блок памяти , вход записи, информационные входы и информационные выходы которого подключены соответственно к первому входу синхроимпульсов устройства, к группе входов данньк устройства и к первой группе входов регистра вьщачи , выходы и вторая группа входов которого соединены соответственно с выходами устройства и с выходами регистров символа группы, информационные входы которых подключены к группе входов символов конструкции входного языка устройства, входы и выходы деишфратора соединены соответственно с выходами первого счетчика адреса и с управляющими входами регистров символа группы, выходы которых подключены к первой группе входов схемы сравнения, вторая группа входов которой соединена с информационными выходами блока памяти, информационные входы первого и второго счетчиков адреса подключены к информационным выходам блока памяти, адресные входы которого соединены с выходами второго счетчика адреса, группа входов символов конструкции входного языка устройства подключена к входам дешифратора кода пробела, выход которого соединен с едй ничным входом первого триггера и с входом запуска генератора импульсов, выход которого подключен к входу считывания блока памяти и через первый элемент задержки - к входу второго элемента задержки и к первым входам первого и второго элементов И, выход первого элемента И соединен с первыми управляю1цими входами первого счетчи ка адреса и регистра вьщачи, выход второго элемента И подключен к управляющему входу схемы сравнения, выход равенства которой соединен с вторым управляющим входом первого счетчика адреса и с первым счетным входом второго счетчика адреса, выход неравенства схемы сравнения соединен с управляющим входом приема второго о: счетчика адреса, вход установки исходного состояния устройства подключен к установочным входам первого и второго триггеров и к первому входу элемента ИЛИ, второй вход синхроимпульсов устройства соединен с тактовым входом первого триггера и с первыми входами третьего и четвертого элементов И, единичный вход второго триггера и первый вход пятого элемента И подключены к соответствуюцему выходу информационных выходов

СО)ОЭ СОВЕТСКИХ

РЭ М1

РЕСПУБЛИН

09) (И) 3(59 G 0 F 38

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

H ABTOPCHOINY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3587075/ 18-24 (22) 05.05.83 (46) 30.08.84.Бкцч. )) 32 (72) С.С.Ефимов, В.И.Потапов и В.Ф.Нестерук

-(71) Омский политехнический институт (53) 681.325(088.8) (56) 1. Авторское свидетельство СССР по заявке В 3292104/18-24, кл. С 06 F 15/38, 1981. 2. Авторское свидетельство СССР по заявке У 3500457/18-24, кл. G 06 F 15/38, 1982 (прототип). (54) (57) УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ ЯЗЫКОВ, содержащее семь элементов И, первый элемент ИЛИ, группу регистров символа, регистр выдачи, схему сравнения, два счетчика адреса, дешифратор кода пробела, три триггера, генератор импульсов, четыре элемента задержки, дешифратор и блок памяти, вход записи, информационные входы и информационные выходы которого подключены соответственно к первому входу синхроимпульсов устройства, к группе входов данных устройства и к первой группе входов регистра выдачи, выходы и вторая группа входов которого соединены соответственно с выходами устройства и с выходами регистров символа группы, информационные входы которых подключены к группе входов символов конструкции входНого языка устройства, входы и выходы дешифратора соединены соответственно с выходами первого счетчика адреса и с управляющими входами регистров символа группы, выходы которых подключены к первой группе входов схемы сравнения, вторая группа входов которой соединена с информационными выходами блока памяти, информационные входы первого и второго счетчиков адреса подключены к информационным выходам блока памяти, адресные входы которого соединены с выходами второго счетчика адреса, группа входов символов конструкции входного языка устройства подключена к входам дешифратора кода пробела, выход которого соединен с единичным входом первого триггера и с входом запуска генератора импульсов, выход которого подключен к входу считывания блока памяти и через первый элемент задержки †. к входу второго элемента задержки и к первым входам перного и второго элементов И, выход первого элемента И соединен с первыми управляющими входами первого счетчика адреса и регистра выдачи, выход второго элемента И подключен к управляющему входу схемы сравнения, выход равенства которой соединен с вторым управляющим входом первого..счетчика адреса и с первым счетным входом второго счетчика адреса, выход неравенства схемы сравнения .соединен с управляющим входом приема второго счетчика адреса, вход установки исходного состояния устройства подключен к установочным входам первого и второго триггеров и к первому вхоцу элемента ИЛИ, второй вход синхроимпульсов устройства соединен с тактовым входом первого триггера и с первыми входами третьего и четвертого элементов И, единичный вход второго триггера и первый вход пятого элемента И подключены к соответствуют ему выходу информационных выходов

11 блока памяти, первый вход синхроимпульсов устройства соединен с входом третьего элемента задержки, инверсный выход первого триггера подключен к второму входу четвертого элемента

И, прямой выход — к второму входу третьего элемента И и к .входу управления приемом-выдачей регистров символа группы, вход управления выдачей .регистра выдачи соединен с выходом шестого элемента И, прямой выход второго триггера подключен к первому входу шестого. элемента И и к вторым входам первого и пятого элементов И, инверсный выход второго триггера соединен с вторым входом ° второго элемента И, выход второго элемента задержки подключен к третьему входу пятого элемента И и через четвертый элемент задержки к второму входу шестого элемента И, выход третьего элемента И соединен со счетным входом первого счетчика адреса, выход четвертого элемента И подключен к второму входу первого элемента ИЛИ, выход которого соединен с установочными входами третьего триггера и первого и второго счетчиков

11176 адреса, выход пятого элемента И подключен к второму управляющему входу приема регистра выдачи, входы и выход седьмого элемента И соединены соответственно с выходами второго счетчика адреса и с информационным входом третьего триггера, прямой выход которого подключен к выходу индикации ошибки устройства, о т л ич а ю щ е е с я тем, что, с целью расширения области применения устройства. за счет преобразования одной конструкции входного языка в несколько конструкций выходного, в его сос тав введены восьмой элемент И и второй элемент ИЛИ, причем выход, пер-вый вход и второй вход второго элемента ИЛИ подключены соответственно к второму счетному входу второго счетчика адреса, к выходу третьего элемента задержки и к выходу первого элемента И, соединенного также с пер1 вым входом восьмого элемента И, второй вход и выход которого подключены соответственно к третьему выходу условий блока памяти, к входу останова генератора импульсов и к нулевому входу второго триггера.

Изобретение относится к вычислительной технике и предназначено для преобразования кодов с одного языка на другой, в частности для трансляции с языков программирования микро5 процессоров. Устройство целесообразно применять в условиях возможной смены или модификации используемых языков программирования.

Известно устройство для аппаратурной трансляции, выполненное на основе взаимосвязанных регистра выдачи, блока памяти, регистров символа, элемента ИЛИ, шести элементов И, схемы сравнения, двух регистров адреса, дешифратора кода пробела, двух триггеров, генератора прямоугольных импульсов, четырех элементов задержки и дешифратора. Аппаратурная реализа10 ция данного устройства является не-. зависимой от используемых языков.

Настройка его на конкретные языки программирования осуществляется пу2 тем составления карты заполнения блока памяти на основе несложного преобразования таблиц соответствия символических и двоичных кодов входного и выходного языков С13.

Недостатками данного технического решения являются невозможность выявления недопустимых водных конструк-. ций, а также невозможность трансляции конструкций входного языка, которым соответствует два или больше двоичных кодов конструкции выходного языка.

Наиболее близким по технической сущности к предлагаемому является устройство для аппаратурной трансляции, содержащее семь элементов И, элемент ИЛИ, регистры символа, регистр выдачи, схему сравнения, два регистра- адреса, дешифратор кода пробела, три триггера, генератор прямоугольных импульсов,. четыре элемента задержки, дешифратор и блок памяти, 76 4 тов И, первый и второй выходы условий блока памяти подключены соответственно к первому входу второго триггера и к первому входу пятого элемента И, первый вход синхроимпульсов устройства соединен через третий эле мент задержки с первым счетным входом второго регистра адреса, инверсный выход первого триггера подключен к второму входу четвертого элемента

И, прямой выход — к второму входу третьего элемента И и к входу выбора приема-выдачи регистров символа,,вто" рой вход триггера и вход управления выдачей регистра выдачи соединены с выходом шестого элемента И, прямой выход второго триггера подключен к первому входу шестого элемента И и к вторым входам первого и пятого эле-. ментов Й,инверсный выход второго триггера соединен с вторым входом второго элемента И, выход второго элемента задержки подключен к третьему входу пятого элемента И и через четвертый элемент задержки к второму входу шестого элемента И, выход третьего. элемента И соединен со .счетным входом первого регистра адреса, выход четвертого элемента И подключен к второму входу элемента ИПИ, выход которого соединен с установоч-, ными входами третьего триггера и первого и второго регистров адреса, вы" ход пятого элемента И подключен к второму управляющему входу приема ре" гистра выдачи, входы и выход седьмо.го элемента И соединены соответственно с выходами второго регистра адреса и с информационным входом третьего триггера, прямой выход которого подключен к выходу индикации ошибки C2$.

3 .11111 вход записи, информационные входы и информационные выходы которого подключены соответственно к первому входу синхроимпульсов устройства, к первой группе информационных входов устройства и к первой группе входов регистра выдачи, выходы и вторая группа входов которого соединены соответственно с выходами, устройства ,и с выходами регистров символа, ин- 10 формационные входы которых подключены к второй группе информационных входов устройства, входы и выходы дешнфратора соединены соответственно с выходами первого регистра адреса и с управляющими входами регистров символа, выходы которых подключены к первой группе информационных входов схемы сравнения, вторая группа информационных входов которой соеди- 20 иена с информационнымн выходами блока памяти, информационные входы первого и второго регистра адреса подключены к информационным выходам блока памяти, адресные входы которого соедине- 25 ны с- выходами второго регистра ад.реса, вторая группа информационных входов устройства подключена к входам деаифратора кода пробела, выход . которого соединен с первым входом ЗО первого триггера и с первым входом генератора прямоугольных импульсов,. выход которого подключен к входу считывания блока памяти и через первый элемент задержки к входу второго эле-З5 мента задержки и к первым входам первого и второго элементов И, выход первого элемента И соединен с вторым входом генератора прямоугольных импульсов, с первыми управляющими 46. входами приема первого регистра адреса н регистра выдачи, выход второго ., элемента И подключен к управляющему входу схемы сравнения, первый. выход которой соединен с вторым управляющим входом приема первого регистра . адреса и с первым счетным входом второго регистра адреса, второй выход .схемы сравнения соединен е .управляющим входом приема второго. регистра ® . адреса, вход установки исходного состояния устройства подключен к установочнмч входам первого и второго триггера н к первому входу второго . элемента ИЛИ, второй вход синхроим- . М пульсов устройства соединен с вторым входом первого триггера и с первыми . входами третьего и четвертого элеменДанное техническое решение дает возможность выявлять недопустимые входные конструкции, однако оно также не позволяет осуществлять преобра" зование одной конструкцищ входного языка в несколько двоичных кодов конструкции выходиого языка. В резуль-;" тате сужается класс языков, для кото phm может быть организована трансляция с помощьв данного устройства.

Это приводит к ограничению области его применения. Языки подобного типа имеются, например, среди языков программирования микропроцессорав,. для которых одной символической команда

1111176 может ставиться в соответствие от одного до трех двоичных кодов конструкции выходного языка.

Целью изобретения является расширения области применения устройства за счет преобразования одной конструкции входного языка в несколько конструкций выходного.

Поставленная цель достигается тем, jp что в устройство для преобразования языков, содержащее семь элементов И, первый элемент ИЛИ, группу регистров символа, регистр выдачи, схему сравнения, два счетчика адреса, дешифратор кода пробела, три триггера, гене° ратор импульсов, четыре элемента задержки, дешифратор и блок памяти, вход записи, информационные входы и информационные выходы которого под- 0 ключены соответственно к первому входу синхроимпульсов устройства, к группе входов данных устройства и к первой группе входов регистра выдачи, выходы и вторая группа входов которого соединены соответственно с выходаии устройства и с выходами регист4 ров символа группы, информационные входы которых подключены к группе входов символов конструкции входного языка устройства, входы и выходы дешифратора соединены соответственно с выходами первого счетчика адреса и с управляющими. входами регистров символа группы, выходы которых под35 ключены к первой группе входов схемы сравнения, вторая группа входов которой соединена с информационными выходами блока памяти, информационные входы первого и второго счетчиков адреса подключены к информационнчм выходам блока памяти, адресные входы которого соединены с выходами второго счетчика адреса, группа входов символов конструкции входного языка устройства подключена к входам дешифратора кода пробела, выход которого соединен с единичным входом первого триггера и с входои запуска генератора импульсов, выход которого

В 50 подключен к входу считывания блока памяти и через первый элемент задержки - к входу второго элемента задержки и к первым входам первого и второго элементов И, выход первого элемента И соединен с первыми управляю- щиии входами первого счетчика адреса и регистра выдачи, выход второго элемента И подключен к управляющему входу схемы сравнения, выход равенства которой соединен с вторым управляющим входом первого счетчика адреса и с первым счетным входом второго счетчика адреса, выход неравенства схемы сравнения соединен с управляющим входом приема второго счетчика адреса, вход установки исходного состояния устройства подключен к установочным входам первого и второго триггеров и к первому входу элемента ИЛИ, второй вход синхроимпульсов устройства соединен с тактовым входом первого триггера и с первыми входами третьего и четвертого элементов И, единичный вход второго триггера и первый вход пятого элемента И подключены к соответствующему выходу информационных выходов блока памяти, первый вход синхроимпульсов устройства соединен с входом третьего элемента задержки, инверсный выход первого триггера подключен к второму входу четвертого элемента И, прямой выход — к второму входу третье го элемента И и к входу управления приемом-выдачей регистров символа группы, вход управления выдачей регистра выдачи соединен с выходом шестого элемента И, прямой выход второго триггера подключен к первому входу шестого элемента И и к вторым входам первого и пятого элементов И, инверсный выход второго триггера соединен с вторым входом второго элемента И, выход второго элемента задержки подключен к третьему входу пятого элемента И и через четвертый элемент задержки к второму входу шестого элемента И, выход третьего элемента И соединен со счетным входом первого счетчика адреса, выход четвертого элемента И подключен к второму входу первого элемента ИЛИ, выход которого соединен с установочными входами третьего триггера и первого и второго счетчиков адреса, выход пятого элемента И подключен к второму управляющему входу приема регистра вЫдачи, входы и выход седьмого элемента И соединены соответственно с выходами второго счетчика адреса и с информационным входом третьего триггера, прямой выход которого подключен к выходу индикации ошибки устройства, введены восьмой элемент И и второй элемент ИЛИ, причем выход, первый вхоД и второй вход

7 11111 второго элемента ИЛИ подключены соответственно к второму счетному входу второго счетчика адреса, к выходу третьего элемента задержки и к выходу первого элемента И, соединенного также с первым входом восьмого элемента И, второй вход и выход которого подключены соответственно к третьему выходу условий блока памяти,.к

° входу останова генератора импульсов 10 и к нулевому входу второго. триггера.

Схема устройства изображена на чертеже.

В состав устройства входят блок

1 памяти, счетчики 2 и 3 адреса, t5 схема 4 сравнения, регистр 5 выдачи, дешифратор 6, регистры 7 символов, дешифратор 8 кода пробела, элементы

ИЛИ 9 и 10, генератор 11 импульсов, триггеры 12 - 14, элементы И 15 — 22, 20 элементы 23 — 26 задержки, вход 27 установки исходного состояния устройства, группа входов 28 данных устройства, группа входов 29 символов конструкции входного языка уст- 25 ройства, первый 30 и второй 31 входы синхроимпульсов устройства, группу 32 выходов устройства, а также выход 33 индикации ошибки устройства. 30

Устройство работает следующим образом.

При включении устройства на вход

27 начальнои установки подается сиг35 нал, устанавливающий триггеры 13 и, 14 в нулевое состояние и поступающий, через элемент ИЛИ 9 для установки в ноль счетчика 2. Затем производится запись информации в блок 1 памяти.

На информационные входы 28 поступает первое слово для записи в нулевую. ячейку памяти, адрес которой установ-, лен в счетчике 2. Сопровождающий дан45 ное слово синхроимпульс по входу 30 поступает на вход элемента 23 задержки н на вход управления записью в блок 1 памяти, в результаге чего происходит прием слова в соответствующую ячейку памяти. После этого на счетном входе счетчика 2 появляется сигнал, прошедший через элемент

ИЛИ 10 с выхода элемента 23 задержки, и значение адреса увеличивается на единицу.. В следующем такте поступает очередное слово по входам 28 и сопровощцающий его аинхроимпульс по входу 30. Запись входного слова

76 8 в блок 1 памяти и увеличение значения адреса в счетчике 2 выполняется так же, как и в предыдущем такте.

Этот процесс продолжается до заполнения блока 1 памяти, после чего устройство считается подготовленным к работе.

В режиме записи конструкции входного языка в регистры 7 символа с входов 29 последовательно друг за другом поступают символы конструкции входного языка, а по входу 31 — со-. провождающие их синхроимпульсы. По первому синхроимпульсу запись символа в первый (верхний по чертежу) регистр 7 символа происходит следующим образом. Так как на инверсном выходе триггера 14 имеется "единица", то первый синхроимпульс через элемент

И 17 и элемент ИЛИ 9 проходит для установки в ноль счетчиков 2 и 3 и триггера 12. К моменту появления им,пульса на выходе дешифратора 6 триггер 14 переключается в единичное состояние, и на входах выбора приемавыдачи регистров 7 символа с прямого выхода триггера 14 устанавливается режим приема кода.

Таким образом выполняется запись кода первого символа в первый регистр

7 символа. Второй синхроимпульс с входа 31 проходит уже через элемент .:И 16, так как триггер 14 находится ,в единичном состоянии на прямом выходе, и.поступает на счетный вход . счетчика 3. В результате производится запись кода. очередного символа (появляется сигнал на управляющем входе одного из регистров 7 символа с соответствующего выл(ода деинюфратора 6) в следующий регистр 7 символа.

Все последующие символы обрабатываются аналогичным образом до тех пор, пока не поступит код пробела. По коду пробела на выходе дешифратора 8 появляется сигнал, переводящий триггер 14 в инверсное состояние, что меняет уровень напряжения на входах выбора приема-вццачи регистров 7 символа, и производящий запуск генератора 1.1 прямоугоаьных импульсов.

Синхроимпульс с, входа 31 поступивший с символом "Пробел" проходит через элемент И 17 и элемент ИЛИ 9 и устанавливает в " коль" счетчики

2 и 3 адреса. На этом режим приема конструкции входного языка заканчи1вается.

9 11111

В режиме трансляции по сигналу с генератора 11 импульсов считывается информация из блока 1 памяти. Кроме того, через элемент 24 задержки и элемент И 18 он поступает на управляющий вход схемы 4 сравнения, в результате чего сравниваются коды с выходов блока,1 памяти и с выходов регистра 7 символа, адрес которого установлен в счетчике 3. При их сов- 10 падении появляется сигнал на прямом выходе схемы 4 сравнения, что приводит к увеличению адреса блока 1 памяти в счетчике 2 на единицу и к приему в счетчик 3 следующего симво- 1з ла. По следующему синхроимпульсу с .выхода генератора 1 1, если коды на входе схемы 4 сравнения совпадают, в устройстве выполняются те же действия. В. случае несовпадения коДов 20 символов на схеме 4 сравнения сигнал появляется не на прямом выходе, а на инверсном. Поэтому значение счетчика 3 не меняется, а в счетчик

2 принимается адрес перехода в. бло- 25 ке 1 памяти.

Режим трансляции продолжается до тех нор, пока при считывании информации иэ блока 1 памяти на выходе условий, соединенном с триггером 13, не появится единица", переводящая триггер в единичное состояние на прямом выходе. Высокий уровень напряжения с прямого выхода триггера 13 открывает стробирующие входы элементов И 19 — 21. В результате сигнал с выхода элемента 24 задержки проходит через элемент И 19 на один из входов. элемента И 15 и на вход управления приемом с первой группы входов регист.

40 ра 5 выдачи, и двоичный код конструкции выходного языка принимается в регистр выдачи. Этот же сигнал приводит к остановке генератора 1 1 импульсов и переходу триггера 13 в нулевое состояние (если с третьего выхода логических условий блока 1 памяти на вход элемента И 15 поступает

"единица", что имеет место в том случае, если одному входному слову соот-50 ветствует одно выходное спово)„ к увеличению содержимого счетчика 2 адреса на единицу в результате ноступления на его счетный вход после прохождения через элемент ИЛИ 10, а также к приему в счетчик 3 номера вставляемого символа, код которого выдается с соответствующего регист76 10 ра 7 символа на вторую группу входов. регистра 5 выдачи. Если на выходе условий блока 1 памяти, соединенном с входом элемента И 20 (признак . вставки — второе поле ячейки памяти), имеется "единица", то сигнал с выхода элемента 25 задержки проходит на вход управления приемом с второй группы входов регистра 5 выцачи и код вставляемого символа принимается в регистр выдачи. Затем сигнал с выхода элемента 26 задержки проходит через элемент И 21, на другом входе которого присутствует "единица" с прямого выхода триггера 13, на вход управления выдачей регистра 5 выдачи, в результате чего код конструкции выходного языка поступает на выходы 32 устройства.

Если же при поступлении сигнала на вход элемента И 15 с выхода элемента И 19 на другом его входе низкий уровень напряжения с третьего выхода условий блока 1 памяти (данный выход подключен к второму справа разряду поля признака вставки), то остановки генератора 11 импульсов не произойдет. Поэтому работа устройства при выдаче слепующего импульса.с выхода генератора аналогична описанной за исключением того, что схема 4 сравнения иа его функционирование не влияет, так как на ее управляющем входе имеется "ноль" с выхода элемента И 18, запертого низким уровнем напряжения с инверсного выхода триггера 13.. Поэтому каждый импульс с выхода генератора 11 приво-. дит к выдаче на выходы 32 устройства кода конструкции выходного языка и к увеличению значения счетчика 2 на единицу. Этот процесс прекращается тогда, когда на третьем выходе условий блока 1 памяти появляется

11 tl единица, что соответствует последнему выдаваемому слову выходного ,языка. Эта "единица" поступает на вход элемента И 15, на другом входе которого присутствует "единица" с выхода элемента И 19. В результате на его выходе появляется сигнал, останавливающий генератор 11 импульсов и переводящий триггер 13 в единичное состояние на инверсном выходе, тем самым подготавливая устройство к приему следующей конструкции.

Если в процессе трансляции sa выходах регистра 2 адреса появится код .1.....1 (в каких случаях он может по1111176

Составитель М. Кудряшов

Р дактор М.Циткина Техред Л.Мартяшова Корректор М.Щароши

Заказ 6312/40 Тираж 698 . Подписное

ВНИИПИ Государетвенного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г.ужгород, ул.Проектная, 4 явиться, рассмотрено выше), то элемент И 22 переключается в единичное состояние и на выходе 33 индикации ошибки появляется сигнал, говорящий о том, что введенная в регистры 7 символа конструкция является недопустимой и результат трансляции ошибоч ный.

Изобретение позволяет расширить область применения устройства.