Преобразователь перемещений в код

 

1. ПРЕОБРАЗОВАТЕЛЬ ПЕРЕМЕЩЕНИЙ В КОД, содержащий фазовращатель, вход которого соединен с блоком питания , а выход подключен к входу усилителя-ограничителя, источник опорного напряжения, один выход которого подключен через фазовращатель к информационным входам коммутатора, выход коммутатора подключен к одному входу фазового детектора, первый и второй компараторы, опорные входы которых соединены с первым и вторым источниками установочных сигналов, а выходы подключены соответственно к входам сложения и вычитания реверсивного счетчика, выходы разрядов которого через дешифратор подключены к управляющим входам коммутатора, блок формирования установочных сигналов, первый выход которого подключен к .установочным входам реверсивного .счетчика, отличающийся тем, что, с целью повьщ1ения точности преобразователя, в него введены первый и второй формирователи импульсов , ключ, счетчик, блок памяти и блок согласования отсчетов, один из выходов фазорасщепителя подключен к входу блока питания, выход усилителя-ограничителя подключен к первому входу блока формирования установочных сигналов, второй выход которого подключен к входу вычитания реверсивного счетчика, а третий - к другому вхо-ду фазового детектора, выход фазового детектора подключен к одному входу ключа и через первый формирователь импульсов - к установочным входам счетчика, а через второй формирователь импульсов - к управляющему входу/ блока памяти, другой вход ключа соединен Q S с другим выходом источника опорного напряжения, а выход ключа подключен к счетчику, выходы разрядов которого подключены к блоку памяти, выходы блока памяти подключены к информационным входам первого и второго компараторов , к одним входам блока согласования отсчетов и к вторым входам блока формирования установочных сигнаifeid . лов, третий вход которого соединен с выходом коммутатора, четвертьй вход - с другим выходом источника опорного напряжения, а другие входы блока согласования отсчетов соединены с выходами реверсивного счетчика. 2. Преобразователь по п. 1, отличающийся тем, что блок формирования установочных сигналов содержит первьш и второй элементы И, элемент ИЛИ, первый и второй инверторы , первый, BTopoii и 1ретий триггеры , счетчик блока, компаратор блока, элемент памяти, сумматор, источник установочных сигналов блока, кнопку, вход которой соединен с общей шиной, а выходы подключены к установочным

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСтИЧЕСНИХ

РЕСПУБЛИН

„„SU„„1111188

А зсю G 08 С 9/00

ГОсудАРстВенный номитет сссР по делА изоБРЕтЕНИЙ v отнРытий

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ (21) 3604498/24-24 (22) 10.06.83 (46) 30.08.84. Бюл. ¹ 32 (72) К.С. Крищюнас, В.П. Лаурутис, В.-А.А. Пташинскас, С.А. Гендлин, И.Я. Мазо и Е.И. Стогов (71) Каунасский политехнический институт им. Антанаса Снечкуса (53) 681.325(088.8) (56) 1. Авторское свидетельство СССР № 943797, кл. С 08 С 9/04, 1980.

2. Авторское свидетельство СССР

¹- 100513 1, кл. С 08 С 9/04, 198 1 (прототип). (54)(57) 1. ПРЕОБРАЗОВАТЕЛЬ ПЕРЕМЕЩЕНИЙ В КОД, содержащий фазовращатель, вход которого соединен с блоком питания, а выход подключен к входу усилителя-ограничителя, источник опорного напряжения, один выход которого подключен через фазовращатель к информационным входам коммутатора, выход коммутатора подключен к одному входу фазового детектора, первый и второй компараторы, опорные входы которых соединены с первым и вторым источниками установочных сигналов, а выходы подключены соответственно к входам сложения и вычитания реверсивного счетчика, вь|ходы разрядов ко торого через дешифратор подключены к управляющим входам коммутатора, блок формирования установочных сигналов, первый выход которого подключен к установочным входам реверсивного .счетчика, отличающийся тем, что, с целью повышения точности преобразователя„ в него введены первый и второй формирователи импульсов, ключ, счетчик, блок памяти и блок согласования отсчетов. один из

7 выходов фазорасщепителя подключен к входу блока питания, выход усилителя-ограничителя подключен к первому входу блока формирования установочных сигналов, второй выхоц которого подключен к входу вычитания реверсивного счетчика, а третий — к другому входу фазового детектора, выход фазового детектора подключен к одному входу ключа и через первый формирователь

1 импульсов — к установочным входам счетчика, а через второй формирователь импульсов — к управляющему входу блока памяти, другой вход ключа соединен

f2 с другим выходом источника опорного З напряжения, а выход ключа подключен к счетчику, выходы разрядов которого подключены к блоку памяти, выходы С блока памяти подключены к информационным входам первого и второго компа- Я раторов, к одним входам блока согласования отсчетов и к вторым входам блока формирования установочных сигналов, третий вход которого соединен с выходом коммутатора, четвертый

Зайпал вход — с другим выходом источника опорного напряжения, а другие входы блока согласования отсчетов соединены с выходами реверсивного счетчика.

2. Преобразователь по п. 1, о тл и ч а ю шийся тем, что блок формирования установочных сигналов содержит первый и второй элементы И, элемент ИЛИ, первый и второй инверторы, первый, второй и 1ретий триггеры, счетчик блока, компаратор блока, элемент памяти, сумматор, источник установочных сигналов блока, кнопку, вход которой соединен с общей шиной, а выходы подключены к установочным

1111188 входам первого триггера, прямой выход первого триггера подключен к одному входУ первого элемента И и к первому выходу блока, а инверсный выход подключен к одному входу второго элемента И и к управляющим входам элемента памяти и второго триггера, выходы первого и второго элементов И через элемент ИЛИ подключены к одно-, му информационному входу второго триггера и к третьему выходу блока, другой информационный вход второго триггера соединен с третьим входом блока, а выход подключен к второму вы. ходу блока, первый вход блока через последовательно соединенные первый и второй инверторы подключен к одному входу третьего триггера, выход которого подключен к управляющему входу счетчика блока, счетный вход счетчика блока соединен с четвертым входом блока, а выходы разрядов счет,чика блока подключены к одним входам компаратора блока, один и другой вхо1

Изобретение относится к системам автоматического контроля и регулирования и может быть использовано для получения информации о перемещении объекта в цифровом коде и обра- 5 ботки ее в электронных вычислительных машинах.

Известен двухканальный индуктивный преобразователь перемещения, содержащий две измерительные цепи, включающие в себя обмотки индуктосина, двухполупериодные выпрямители и фильтры пульсаций, два делителя напряжения,два коммутатора,дифференциальный усилитель, выпрямитель, 15 два компаратора, реверсивный счетчик и дешифратор, причем входы обоих усилителей напряжения соединены отдельно с выходами измерительных цепей, а их выходы — с информационными входами соответствующих коммутаторов, управляющие входы которых соединены с выходами дешифраторов, выходы коммутаторов соединены с входами дифференциального усилителя, выход которого через выпрямитель подключен к выходу преобразователя и к входам ды сумматора соединены с оотпетственно с вторым входом блока и источником установочных сигналов блока, выходы сумматора через элемент памяти подключены к другим входам компаратора блока, выход которого подключен к другим входам третьего триггера и первого элемента И, другой вход второго элемента И соединен с выходом первого инвертора.

3. Преобразователь по и. 1, о тл и ч а ю шийся тем, что источник опорного напряжения содержит последовательно соединенные генератор импульсов и делитель частоты, выход которого подключен к одному выходу источника опорного напряжения, а выход генератора подключен к другому выходу источника опорного напряжения.

4. Преобразователь по и. 1, о т л и ч а ю шийся тем, что блок питания содержит последовательно соединенные фильтр и усилитель мощности.

2 компараторов, выходы которых подключены к соответствующим выходным клеммам преобразователя и к сигнальным входам реверсивного счетчика, вход обнуления которого подключен к входной клемме преобразователя "Сброс", а выход соединен с входом дешифратора C;1g.

Недостатки этого преобразователя сравнительно малая точность ввиду неточности синусоидальности формы огибающей выходного напряжения измерительной цепи и зависимости ее амплитуды от неравномерности воздушного зазора в индуктосине, так как известный преобразователь построен по принципу промежуточной амплитудной модуляции по отношению к перемещению.

Наиболее близким техническим решением к изобретению является преобразователь перемещений в код, содержащий фазовращатель, вход которого соединен с блоком питания, а выход подключен к входу усилителя-ограничителя, источник опорного напряжения, один выход которого подключен через

3 1111 фазовращатель к информационным входам коммутатора, выход коммутатора подключен к одному входу фазового детектора, первый и второй компараторы, опорные входы которых соединены с первым и вторым источниками установочных сигналов, а выходы подключены соответственно к входам сложения и вычитания реверсивного счетчика, вы,ходы разрядов которого через дешифратор подключены к управляющим входам коммутатора, блок формирования установочных сигналов, первый выход которого подключен к установочным входам реверсивного счетчика, выход

15 усилителя-ограничителя подключен к другому входу фазового детектора, выход которого подключен к информационным входам первого и второго компараторов 2 E.

Недостатком известного преобразователя является невысокая точность, вызванная большой погрешностью дискретности.

Цель изобретения — повышение точ25 ности преобразователя.

Поставленная цель достигается тем, что в преобразователь перемещения в код, содержащий фазовращатель, вход которого соединен с блоком питания, а выход подключен к входу усилителяограничителя, источник опорного напряжения, один выход которого подключен через фазовращатель к информационным входам коммутатора, выход коммутатора подключен к одному входу фазового З5 детектора, первый и второй компараторы, опорные входы которых соединены с первым и вторым источниками устанОВОчных сиГHBJIQB а ВыхОды подклю чены соответственно к входам сложения40 и вычитания реверсивного счетчика, выходы разрядов которого через дешифратор подключены к управляющим входам коммутатора, блок формирования установочных сигналов, первый выход которого подключен к установочным входам реверсивного счетчика, введены первый и второй формирователи импульсов, ключ, счетчик, блок памяти и блок согласования отсчетом, один из выходов фазорасщепителя подключен к входу блока питания, выход усилителя-ограничителя подключен к первому входу блока формирования установочных сигналов, второй выход ко- 55 торого подключен к входу вычитания реверсивного счетчика, а третий — к другому входу фазового детектора, вы-.

188 4 ход фазового детектора подключен к одному входу ключа и через Первый формирователь импульсов — к установоч ным входам счетчика, а через Второй формирователь импульсов — к управляющему входу блока памяти, другой вход ключа соединен с другим выходом источника опорного напряжения, а выход ключа подключен к счетчику, выходы разрядов которого подключены к блоку памяти, выходы блока йамяти подключены к информационным входам первого и второго компараторов, к одним входам блока согласования отсчетов и к вторым входам блока формирования установочных сигналов, третий вход которого соединен с выходом коммутатора, четвертый вход — с другим выходом источника опорного напряжения, а другие входы блока согласования отсчетов соединены с выходами реверсивного счетчика.

Блок формирования установочных сигналов содержит первый и второй элементы И, элемент ИЛИ, первбьй и второй инверторы, первый, второй и тре.тий триггеры, счетчик блока, компа ратор блока, элемент памяти, сумматор, источник установочных сигналов, блока, кнопку, вход которой соединен с общий шиной, а вьгходы подключены к установочным входам первого триггера, прямой выход первого триггера подключен к одному входу первого элемента И и к первому выходу блока, а инверсный выход подключен к одному входу второго элемента И и к управляющим входам элемента памяти и второго триггера, выходы первого и второго элементов И через элемент ИЛИ подключены к одному информационному входу второго триггера и к третьему выходу блока, другой информационный вход второго триггера соединен с третьим входом блока, а выход подключен к второму выходу блока, первый вход блока через последовательно соединенные первый и второй инверторы подключен к одному входу третьего триггера, выход которого подключен к управляющему входу счетчика блока, счетный вход счетчика блока соединен с четвертым входом блока, а выходы разрядов счетчика блока подключены к одним входам компаратора блока, один и другой входы сумматора соединены соответственно с вторым входом блока и источником установочных сиг5 111 1 налов блока, выходы сумматора через элемент памяти подключены к другим входам компаратора блока, выход которого подключен к другим входам третьего триггера и первого элемен- 5 та И, другой вход второго элемента И ,соединен с выходом первого инвертора.

Источник опорного напряжения содержит последовательно соединенные ге-, нератор импульсов и делитель частоты, 1О выход которого подключен к одному выходу источника опорного напряжения, а выход генератора подключен к другому выходу источника опорного напряжения. 15

Блок питания содержит последова тельно соединенные фильтр и усилитель мощности.

Структурная схема преобразователя представлена на чертеже, 20

Преобразователь перемещений в код содержит фазовращатель 1, вход .которого соединен с блоком 2 питания, а выход подключен к входу усилителяограничителя 3, источник 4 опорного напряжения, один выход которого подключен через фазовращатель 5 к информационным входам коммутатора 6, выход коммутатора б подключен к одному входу фазового детектора 7, первый 8 и второй 9 компараторы, опорные входы которых соединены с первым 10 и вторым 11 источниками установочных сигналов, а выходы подключены соответственно к входам сложения и вычитания реверсивного

35 счетчика 12, выходы разрядов которого через дешифратор i3 подключены к управляющим входам коммутатора б, блок 14 формирования установочных

40 сигналов, первый выход которого подключен к установочным входам реверсивного счетчика 12, первый 15 и второй 16 формирователи импульсов, ключ 17 счетчик 18, блок 19 памяти

45 и блок 20 согласования отсчетов, один из выходов фазоравщепителя 5 подключен к входу блока 2 питания, выход усилителя-ограничителя 3 подключен к первому входу блока 14 формирования установочных сигналов, второй выход которого подключен к входу вычитания реверсивного счетчика 12, а третий — к другому входу фазового детектора 7, выход фазового детектора 7 подключен к одному входу ключа 17 и через первый формирователь 15 импульсов — к установочным входам счетчика 18, а через второй

188 б формирователь 16 импульсов -к управI ляющему входу блока 19 памяти, другой вход ключа 17 соединен с другим выходом источника 4 опорного напряжения, а выход ключа 17 подключен к счетчику 18, выходы разрядов которого под- ключены к блоку 19 памяти, выходы блока 19 памяти подключены к информационным входам первого 8 и второго

9 компараторов, к одним входам блока 20 согласования отсчетов и к вторым вхоДам блока 14 формирования установочных сигналов, третий вход которого соединен с выходом коммутатора 6, четвертый вход — с другим выходом источника 4 опорного напряжения, а другие входы блока 20 согласования отсчетов соединены с выходами реверсивного счетчика 12.

Блок 14 формирования установочных сигналов содержит первый 21 и второй 22 элементы И, элемент 23 ИЛИ, первый 24 и второй 25 инверторы, первый 26, второй 27 и третий 28 триггеры, счетчик 29 блока, компаратор

30 блока, элемент 31 памяти, сумматор 32, источник 33 установочных сигналов блока, кнопку 34, вход которой соединен с общей шиной, а выходы подключены к установочным входам триггера 26, прямой выход триггера

26 подключен к одНому входу первого элемента 21 и к первому выходу блока 14, а инверсный выход подключен к одному входу второго элемента 22 И и к управляющим входам элемента 31 памяти и второго триггера 27, выходы первого 21 и второго 22 элементов И через элемент 23 ИЛИ подключены к одному информационному входу второго триггера 27 и к третьему выходу блока 14, другой информационный вход второго триггера 27 соединен с третьим входом блока 14, а выход подключен к второму выходу блока 14, первый вход блока 14 через последовательно соединенные первый 24 и второй 25 инверторы подключен к одному входу третьего триггера 28, выход которого подключен к управляющему входу счетчика 29 блока, счетный вход счетчика 29 блока соединен с четвертым входом блока 14, а выходы разрядов счетчика 29 блока подключены к одним входам компаратора 30 блока, один и другой входы сумматора 32 соединены соответственно с вторым входом блока 14 и источником

33 установочных сигналов блока, вы7 11111 ходы сумматора 32 через элемент 31 памяти подключены к другим входам компаратора 30 блока, выход которого подключен к другим входам триггера

28 и первого элемента 21 И, другой вход второго элемента 22 И соединен с выходом первого инвертора 24.

Источник 4 опорного напряжения содержит последовательно соединенные

° генератор 35 импульсов и делитель 36 частоты, выход которого подключен к одному выходу источника 4 опорного напряжения, а выход генератора 35 подключен к другому выходу источника 4 опорного напряжения. !

Блок 2 питания содержит последовательно соединенные фильтр и усилитель мощности (на чертеже не представлены) .

Преобразователь работает следую- щим образам.

Перед началом работы преобразователь устанавливается в исходное положение. В момент нажатия кнопки 34 триггер 26 меняет свое состояние на противоположное, На прямом выходе триггера появляется уровень "0", который закрывает элемент 21. На инверсном выходе триггера 26 уровень

"i" открывает элемент 22 и разрешает запись в элемент 31 памяти. С выхода фазовращателя 1 через усилитель-ограничитель 3 и инвертор 24 поступают прямоугольные импульсы с фазой, прямо пропорционально зависящей от перемещения вала фазовращателя 1. Эти импульсы через элементы

22 и 23 поступают на первый вход фазового детектора 7. Если положение фазовращателя в этот момент соответствует середине апертуры, то на

40 входе фазового детектора 7 приходят сигналы, разность фаз которых равна

180 . Фазовый детектор 7 вырабатывает импульсы, длительность которых соответствует этой разности. Каждый

45 передний фронт таких импульсов открывает ключ 17, через который с генератора 35 импульсов высокой частоты на счетчик 18 проходит определенное число N импульсов и через формирователь импульсов 16 разрешает запись в блок 19 памяти. В момент окончания импульса с фазового детектора 7 ключ 17 закрывается и одновременно формирователи 15 и 16 вырабатывают импульсы, которые запрещают запись в блок 19 памяти и обнуляют счетчик

18. С приходом следующего импульса

88 8 с фазового детектора 7 этот процесс повторяется. Код числа,N<> с блока 19 памяти поступает на один из входов блока 20, где согласуется с кодом числа t4@, поступающим из реверсивного счетчика 12, и на выходе преобразователя появляется код числа 34

Одновременно код числа Я поступает на одни из входов компараторов

8 и 9 и на входы сумматора 32. На другие входы компараторов 8 и 9 с выходов источников 10 и 11 постоянно поданы коды чисел,й„ и Я определяющие соответственйо нижнюю и верхнюю границы апертуры, а число соответствует середине апертуры, поэтому здесь никаких изменение не происходит. На другие входы сумматора 32 с источника 33 постоянно подан инверсный код числа,Й ю . Разница кодов N на выходах сумматора 32 равна нулю и записывается в элемент

31 памяти (кнопка 34 нажата и запись разрешена) и поступает на входы компаратора 30. Импульсы с фазовращателя 1 через усилитель-ограничитель 2, инверторы 24 и 25 поступают на вход триггера 28, который с приходом переднего фронта каждого импульса меняет свое положение, тем самым разрешая работу счетчика 29, который подсчитывает импульсы с генератора 35 до тех пор; пока код числа импульсов на его выходе не сравнивается с кодом числа М на входе элемента 31. Так как в этом случае число Ng =О, то компаратор 30 выдает сигнал, запрещающий изменять состояние триггера 28, и счетчик 29 работы не начинает. Сигнал с выхода компаратора 30 на вход фазового детектора 7 не проходит, так как элемент 21 закрыт (кнопка 34 нажата).

В момент отпускания кнопки 34 триггер 26 нрзвращается в предыдущее состояние. На прямом выходе появляется уровень "1", который открывает ключ 21 и устанавливает в исходное положение реверсивный (число N 0 ) счетчик 12. На инверсном выходе триггера 26 появляется уровень "0", который закрывает ключ 22 и запрещает запись в элемент 31 памяти.

Таким образом, на выходе преобразователя имеется код числа И, на входах блока 20 имеются коды чисел

И и И >, в элемент 31 памяти записи код числа N =О, а сигнал с фазовращателя 1 через усилитель-огра9 1111 ничитель 3, инверторы 24 и 25 и после соответствующей обработки, описанной выше, в триггере 28, счетчике

29, элементе 31 памяти и компараторе

30 через элементы 21 и 23 поступает на вход фазового детектора 7. Преобразователь находится в исходном состоянии, и измерение перемещения начинается с момента отпускания кнопки 34, а начало отсчета измере- 10 ния перемещения производится в середине апертуры, в которой находится в этот момент фазовращатель.

Однако положение фазовращателя в исходном состоянии может не соответствовать .середине апертуры, тогда разность фаз информативного и опорного импульсов не равна 180 и в счетчик 18 и в блок 19 памяти поступает число импульсов,1 в пределах

М» &le Nnway. но не равное Що .

Пусть, например, в блок 19 памяти . .после нажатия кнопки 34 поступил код числа импульсов Я,ю (Я„(Ящ,„, что означает, что разность фаз сигналов на входах фазового детектора 7 больше 180 . Этот код поступает на входы сумматора 31, где суммируется с постоянным кодом числа Д . Полученная разность . Я записывается в элемент 31 памяти (кнопка 34 нажата) и поступает на входы компаратора 30.

Одновременно каждый передний фронт импульса с усилителя-ограничителя 3 через инверторы 24 и 25 меняет состояние триггера 28, тем самым разрешая работу счетчика 29, который начинает подсчет импульсов с генератора

35, Код числа подсчитанных импульсов поступает на другие входы компаратора 30. В момент равенства кодов на

40 входах компаратор 30 вырабатывает импульс, который возвращает триггер

28 в предыдущее состояние, тем самым останавливая и сбрасывая показания счетчика 29. Таким образом, на вы45 ходе компаратора 30 получается им- . пульс, задержанный пропорционально коду числа Я, которое равняется превышению числа Ч . В момент отпускания кнопки 34 код числа Nq за50 поминается в элементе 31 памяти и все последующие импульсы на выходе компаратора 30 задерживаются относительно импульсов на выходе усилителя-ограничителя 3 на время, пропорциональное коду числа Ng . С выхода компаратора 30 импульсы через открытие элементы 21 и 23 поступают

188 10 на вход фазового детектора 7, на входах которого разность фаз между информационными и опорным сигналами теперь равна 180, и, следовательно, о на выходе преобразователя имеется код числа Я, соответствующий исходному положению преобразователя.

Пусть теперь в блок 19 памяти после нажатия кнопки 34 поступил код числа импульсов Й щ1 C,ц„(Я, тогда разность фаз сигналов на входах фазового де тектора 7 меньше 180 . Импульсы с усилителя-ограничителя 3 через инвертор 24 и элементы 22 и 23 проходят на входы фазового детектора 7 и триггера 27. Триггер 27 при нажатой кнопке 34 и при разности фаз сигналов на его входах меньше 180", меняя свое состояние, вырабатывает импульс, который поступает на вход обратного счета реверсивного счетчика 12, код на выходе которого уменьшается на единицу, и через дешифратор 13 поступает на коммутатор б, который, соответственно поступившему коду, подключает к опорному входу. фазового детектора 7 и входу триггера 27 соответствующий выход фазорасщепителя 5 с фазой ф. д 1 . В реч = зультате разность фаз сигналов на входах фазового детектора 7 и триггера 27 становится больше 180О и триггер 27 возвращается в предыдущее состояние, а в блок 1 9 памяти теперь поступает код числа импульсов

Я 0 М1(g<<>>. Сумматор 32 вычисляет разность кодов чисел . N = И„+Я„ которая через элемент 31 памяти поступает на входы компаратора 30. В момент опускания кнопки 34 код числа Nj запоминает элементом 31, а на выходе компаратора 30 вырабатываются импульсы, задержанные пропорционально коду числа Я, На входы фазового детектора 7 приходят импульсы с разностью фаз 180 . Реверсивный счетчик 12 в момент отпускания кнопки 34 устанавливается в исходное положение. Таким образом, на входы блока 20 приходят коды чисел 8 о и hl20, а на выходах появляется код числа Ц, соответствующий исходному положению преобразователя. Начало отсчета измерения производится от той точки диапазона перемещений, в которой находился фазовращатель в момент отпускания кнопки 34.

Пусть вал фазовращателя 1, начиная с выбранной точки 1 =-О, движет11 l111 ся так, что разность фаз между информационным и опорным сигналами на входах фазового детектора 7, начиная с

180, увеличивается. На опорный вход фазового детектора 7 в этот момент

5 подключен выход фазорасщепителя 5, соответствующий коду числа N исходного положения реверсивного счет— чика 12 с постоянной фазой g> =0.

На выходе фазового детектора 7 выраба1а тываются импульсы, ширина которых увеличивается согласно увеличению разности фаз входных сигналов. Соответственно ширине этих импульсов ключ

17 пропускает пакет импульсов с генератора 35 на счетчик 18, который подсчитывает число импульсов в пакете, а передний фронт каждого импульса через формирователь 16 импульсов разрешает запись в блок 19 памяти.

По окончании каждого импульса на выходах фазового детектора 7 формирователи импульсов 16 и 15 формируют команды, по которым код числа импульсов в пакете Я запоминается в бло25 ке 19 памяти, а счетчик 18 устанавливается в нулевое положение и начинает работу с приходом следующего пакета импульсов. Таким образом, на выходе блока 19 памяти имеется код

30 числа 11, который увеличивается пропорционально увеличивающейся разности фаз между информационным и опорным сигналами на входах фазового детектора 7 и, следовательно, пропорционально перемещению вала фазовраща- З5 теля 1. В какой-то момент времени код числа N< сравнивается с заданным кодом числа Nq gy. на входах компа— ратора 9, который вырабатывает импульс, поступающий на вход прямого счета реверсивного счетчика 12. Это означает, что вал фазовращателя достиг верхней границы апертуры. Код на выходе реверсивного счетчика 12 увеличивается на единицу (Ng =Ngо +1) и поступает на входы дешифратора 13 и блока 20, Код на выходах дешифратора 13 изменяется также на единицу, и коммутатор 6 подключает к опорному входу фазового детектора 7 выход фазорасщепителя 5 с фазой ф„ 2д)

Таким образом, на входах фазового детектора 7 .разность фаз входных сигналов становится равной 180, а на выходах блока 19 памяти появляется код числа. На выходах блока 20 имее с Kolr, He a,N- N„0 к Д,+11 где < — соответствующий вес одного

188 12 импульса компараторов 8 и 9. Нри дальнейшем перемещении вала фазовращателя 1 код на выходах блока 19 памяти увеличивается, и в момент, когда Йд =Магга компаратор 9 вырабатывает следующий импульс. Выходной код счетчика 12 становится Siz = io +» что аналогично описанному выше вызы вает срабатывание коммутатора 6, который подключает к опорному входу фазового детектора 7 следующий выход фазорасщепителя 5 с фазой gs=2> †„

Разность фаз между сигналами опять становится равной 180 . На выходах блока 19 памяти опять появляется код числа Мю, а на выходах блока

20 — код числа М =g, +k(g -д

При дальнейшем перемещении вала фазовращателя преобразователь работает аналогично описанному выше.

Пусть в какой-то момент вал фазовращателя 1 меняет направление перемещения на обратное. В это время к опорному входу фазового детектора

7 подключен выход фазорасщепителя

5 с фазой, например, - =дд ., на выходах блока 19 памяти имеется код числа М„, а на выходах блока

20 имеется код числа N=N +4(H t- ), С изменением направления перемещения разность фаз между информационным и опорным сигналами на входах фазового детектора 7 начинает уменьшаться, и, следовательно, код числа М„ на выходах блока 19 памяти также уменьшается. В момент равенства кодов чисел М и 1,„„ ; на входах компаратора 8 вырабатывается импульс, поступающий на вход обратного счета реверсивного счетчика 12. Это означает, что положение фазовращателя 1 соответствует нижней границе апертуры. Код на выходе реверсивного счетчика 12 уменьшается на единицу, т.е. M>= N ;-1, что через дешифра— тор 13 вызывает срабатывание коммутатора 6, который к опорному входу фазового детектора 7 подключает выход фазорасщепителя 5 с фазой

2д ф 1 после чего разность фаз между сигналами на входах фазового детектора 7 становится 180, на выходах блока 19 памяти появляется код числа,11 ю, а на выходах блока

20 — код числа N =N - К (,11 О+ t-1)

При дальнейшем перемещении вала фазовращателя 1 разность фаз между сигналами на входах фазового детекl 1188

Составитель А.Смирнов

Редактор M.Öèòêèíà Техред О.Неце

Корректор M.Øàðoøè

Тираж 568 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 6314/40

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4

13 11 тора 7 уменьшается, соответственно, уменьшается код на выходах блока 19 памяти, а в момент, когда g< М„„,1д компаратор 8 вырабатывает следующий импульс. Выходной код реверсивного счетчика 12 становится М = N i-Z, что аналогично описанному выше вызывает срабатывание коммутатора 6, который подклчюает к опорному входу фазового детектора 7 выход фазорасщепителя 5 с фазой Ч"„ 2р

Разность фаз между входными сигналами опять увеличивается до 180, на выходах блока 19 памяти опять появляется код числа В о, а на выходах блока 20 — код числа Й=К -М® ..

10 Я g +. (gz - ), Последующие циклы работы схемы аналогичны. Чтобы установить преобразователь в исходное положение в другой точке диапазона перемещений, необходимо установить

15 вал фазовращателя в это положение, нажать и отпустить кнопку 34 установки в исходное положение.

Предлагаемый преобразователь позволяет получить полный выходной

20 сигнал, пропорциональный перемещению вала фазовращателя в цифровом коде.

По сравнению с прототипом уменьшается дискретность преобразователя, т.е. повышается его точность.

Зкономический зэфект от использования преобразователя определяется его техническим преимуществом.