Гибридное вычислительное устройство

 

1. ГИБРИДНОЕ ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО, содержащее аналого-цифровой преобразователь, подключенный информационным входом к первому входу устройства, управлякнцим входом к первому выходу блока синхронизации, а цифровым выходом - к первому адресному входу блока памяти, соединенного вторым адресным входом с вторым выходом блока синхронизации, подключенного третьим выходом к управляющему входу аналогового коммутатора, а четвертым РМХОДОМ - к управляющему входу цифроаналогового преобразователя , выход которого является выходом устройства, отличающеес я тем, что, с целью повьпиения производительности устройства и его упрощения за счет сокращения объема памяти, оно содержит цифровой коммутатор , соединенный первым информационным входом с цифровым выходом аналого-цифрового преобразователя, вторым информационным входом - с выходом блока памяти, управляющим входом - с пятым выходом блока синхронизации , а выходом - с цифровым входом цифроаналогового преобразователя , подключенного аналоговым входом к выходу аналогового коммутатора , соединенного информационными входами с вторым входом устройства и с шиной ввода опорного напряжения , причем блок синхронизации подключен шестым выходом к входу управления считыванием блока памяти, а стробирующим входом - к выходу окончания цикла преобразования аналогоцифрового преобразователя. 2. Устройство по п. 1, отли- .. чающееся тем, что блок синхронизации содержит регистр, коммута (Л тор, формирователи импульсов записи и считывания, элемент задержки и генератор тактовых импульсов, подключенный выходом к первому выходу блока синхронизации и первому входу формирователя импульсов считывания, соединенного вторым входом со стробирующим входом блока синхронизации и с первым входом коммутатора, а выхоDO 30 дом - с щесть1м выходом блока синхронизации и с входом элемента задержки, подключенного выходом к второму входу коммутатора, соединенного управляющим входом с первым выходом регистра и с пятым выходом блока синхронизации , а быходом - с входом формирователя импульсов записи, выход которого соединен с четвертым выходом блока синхронизации, причем регистр подключен входом к шине ввода кода режима работы, а вторым и третьим выходами - к второму и третьему выходам блока синхронизации соответственно.

СОЮЗ СОВЕТСНИХ

С Н . М .

РЕСПУБЛИН

OQI 01) :

А 51) С 06 J 3/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

f30 ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

М АВТОБУСНОМУ СВИДВТВЪСТВУ (21) 3594635/18-24 (22) 24.05.83 (46) 15.09.84. Бюл. М - 34 (72) В.К.Белик, А.И.Братчиков, В.А.Буяло и Д.М.Некрасов (71) Ордена Ленина институт кибернетики им. В.M.Ãëóøêîâà (53) 681.34(088.8) (56) 1. Авторское свидетельство СССР

У 537356, кл. 0 06 G 7/26, 1974.

2. Авторское свидетельство СССР

Ф 842852, кл. G 06 G 7/26, 1979.

3. Авторское свидетельство СССР

Ф 364933, кл. G 06 F 7/26, 1969 (прототип). (54)(57) 1. ГИБРИДНОЕ ВЪ|ЧИСЛИТЕЛЬНОЕ

УСТРОЙСТВО, содержащее аналого-цифровой преобразователь, подключенный информационным входом к первому входу устройства, управляющим входом— к первому выходу блока синхронизации, а цифровым выходом — к первому адресному входу блока памяти, соединенного вторым адресным входом с вторым выходом блока синхронизации, подключенного третьим выходом к управляющему входу аналогового коммутатора, а четвертым чходом — к управляющему входу цифроаналогового преобразователя, выход которого является выходом устройства, о т л и ч а ю щ е ес я тем, что, с целью повышения производительности устройства и его упрощения за счет сокращения объема памяти, оно содержит цифровой коммутатор, соединенный первым информационным входом с цифровым выходом аналого-цифрового преобразователя, вторым информационным входом — с выходом блока памяти, управляющим входом — с пятым выходом блока синхронизации, а выходом — с цифровым входом цифроаналогового преобразователя, подключенного аналоговым входом к выходу аналогового коммутатора, соединенного информационными входами с вторым входом устройства и с шиной ввода опорного напряжения, причем блок синхронизации подключен шестым выходом к входу управления считыванием блока памяти, а стробирующим входом — к выходу окончания цикла преобразования аналогоцифрового преобразователя.

2. Устройство по п. 1, о т л ич а ю щ е е с я тем, что блок син- I хронизации содержит регистр, коммутатор, формирователи импульсов записи и считывания, элемент задержки и генератор тактовых импульсов, под- . ключенный выходом к первому выходу Я блока синхронизации и первому входу формирователя импульсов считывания, соединенного вторым входом со стробирующим входом блока синхронизации и с первым входом коммутатора, а выходом — с шестым выходом блока синхронизации и с входом элемента задержки, подключенного выходом к второму входу коммутатора, соединенного управляющим входом с первым выходом регистра и с пятым выходом блока синхронизации, а Выходом — с входом формирователя импульсов записи, выход которого соединен с четвертым выходом блока синхронизации, причем регистр под.ключен входом к шине ввода кода режима работы, а вторым и третьим выходами — к второму и третьему выходам блока синхронизации соответственно.

1 11138

Изобретение отнбсится к автомат% ке и вычислительной технике и может найти применение, в частности, в гибридных процессорах, связанных с решением нелинейных систем дифференциальньй уравнений, для воспроизведения функциональных зависимостей, выполнения операций умножения, деления и возведения в квадрат аналоговых сигналов. 10

Известно гибридное вычислительное устройство, содержащее аналого-цифровой и цифроаналоговые преобразователи, сумматоры, блок адресации, блок памяти, инвертор, счетчик и . 15 блок синхронизации j1) .

Известно также гибридное вычислительное устройство, содержащее аналого-цифровой и цифроаналоговый преобразователи, блок адресации; блок gp памяти, коммутатор, блок формирования скважности импульсов и усредняющий усилитель (2).

Общий недостаток известных устройств — пониженная производитель- 25 ность работы.

Наиболее близким к изобретению является гибридное вычислительное устройство, содержащее аналого-циф30 ровой преобразователь, подключенный информационным входом к первому входу устройства, управляющим входом — к первому выходу блока синхронизации, а цифровым выходом - к первому адресному входу блока памяти, соединенного вторым адресным входом с вторым выходом блока синхронизации, . подключенного третьим выходом куправляющему входу аналогового коммутатора, а четвертым выходом — к управ- 40 ляющему входу цифроаналогового преобразователя, выход которого является выходом устройства, а цифровой ,вход соединен с цифровым выходом аналого-цифрового преобразователя, сое- 45 диненного информационным входом с выходом аналогового коммутатора.(3).

Указанное устройство при подаче на его первый вход и на аналоговый (опорный) вход цифроаналогового преобразователя соответствующих аналоговых сигналов х„ и х позволяет в общем случае осуществлять функциональное преобразование вида у=х,55

j Е(х ), что позволяет использовать его также для выполнения операций деления (при f(x )= -), умножения и х возведения в квадрат (при Е(х )=х, и х =х ) аналоговых сигналов.

Недостатками прототипа являются пониженная производительность работы и конструктивная сложность.

Цель изобретения — повышение производительности устройства и его упрощение за счет сокращения объема памяти.

Поставленная цель достигается тем, что гибридное вычислительное устройство, содержащее аналого-цифровой преобразователь, подключенный информационным входом к первому входу устройства, управляющим входом— к первому выходу блока синхронизации, а цифровым выходом — к первому адресному входу блока памяти, соединенного вторым адресным входом с вторым выходом блока синхронизации, подключенного третьим выходом к управляющему входу аналогового коммутатора, а четвертым выходом — к управляющему входу цйфроаналогового преобразователя, выход которого является выходом устройства, содержит цифровой коммутатор, соединенный первым информационным входом с цифровым выходом аналого-цифрового преобразователя, вторым информационным входом — с выходом блока памяти, управляющим входом — с пятым выходом блока синхронизации, а выходом — с цифровым входом цифроаналогового преобразователя, подключенного аналоговым входом к выходу аналогового коммутатора, соединенного информационными входами с вторым входом устройства и с шиной ввода опорного напряжения, причем блок синхронизации подключен шестым выходом к входу управления считыванием блока памяти, а стробирующим входом — к выходу окончания цикла преобразования аналого-цифрового преобразователя.

При этом блок синхронизации содержит регистр, коммутатор, формирователи импульсов записи и считывания, элемент задержки и генератор тактовых импульсов, подключенный выходом к первому выходу блока синхронизации и пеРвому входу формирователя импульсов считывания, соединенного вторым входом со стробирующим входом блока синхронизации и с первым входом коммутатора, а выходом — с шестьп выходом блока синхронизации и с входом. элемента задержки, подключенного

3 1113 выходом к второму входу коммутатора, соединенного управляющим входом с первым выходом регистра и с пятым выхоДом блока синхронизации, а выходом — с входом формирователя импульсов записи, выход которого соединен с четвертым выходом блока синхронизации, причем регистр подключен входом к шине ввода, кода режима работы, а вторым и третьим выходами — к вто- 10 рому и третьему выходам блока синхронизации соответственно.

На чертеже изображена блок-схема гибридного вычислительного устройства. 15

Схема содержит аналого-цифровой преобразователь 1, блок 2 памяти (который может быть выполнен, напри-. .мер, в виде перепрограммируемого постоянного запоминающего устройства)

t цифровой коммутатор 3, цифроаналоговый преобразователь 4, аналоговый коммутатор 5 и блок 6 синхронизации.

Блок 6 может быть выполнен содержащим генератор 7 тактовых импульсов, формирователь 8 импульсов считывания, элемент 9 задержки, коммутатор 10, формирователь 11 импульсов .записи и регистр 12.

Аналого-цифровой преобразователь 1 З0 подключен информационным входом к первому входу 13 устройства, управляющим входом — к первому выходу блока 6 синхронизации, а цифровым ! выходом — к первому адресному входу 35 блока 2 памяти. Блок 2 соединен вторым адресным. входом с вторым выходом блока 6 синхронизации, подключенного третьим выходом к управляющему входу коммутатора 5, а четвертым выходом — 40 к управляющему входу цифроаналогового преобразователя, выход которого яв. ляется выходом устройства. Коммутатор 3 соединен первым информационным .входом с цифровым выходом аналого- 45 цифрового преобразователя 1, вторым информационным входом — с выходом блока 2 памяти, управляющим входом— . с пятым выходом блока 6 синхронизации, а выходом — с цифровым входом 50 цифроаналогового преобразователя 4.

Аналоговый вход последнего подключен к выходу ко."тмутатора 5, соединенного информационными входами с вторым входом 14 устройства и с шиной 15 ввода 55 опорного напряжения. Блок 6 синхронизации подключен шестым выходом к входу управления считыванием блока 2

819 4 памяти, а стробирующим входом - к выходу окончания цикла преобразования преобразователя

Устройство работает следующим образом.

В режиме воспроизведения функций на выходе устройства вырабатывается аналоговый сигнал уЕ(х4), изменяющийся в заранее заданной нелинейной зависимости от аналогового сигнала х (аргумент), подаваемого на вход 13. В режиме умножения, деления и возведения в квадрат устройство вырабатывает на выходе аналоговый сигнал, равный произведению (у=х ° х ), делению (у=к -) и возведе1 х

4 нию в квадрат (у=х, при х =к =х)1, двух независимых входных аналоговых сигналов х, и х, подаваемых на входы 13 и 14. Использование устройства в одном из указанных режимов преобразо вания осуществляется посредством записи информации,поступающей на шину 16 вво. да кода режима работы в регистр 12.

Входной аналоговый сигнал х поступает на вход 13 устройства и вход аналогоцифрового преобразователя 1, вырабатывающий на информационных выходах . двоичный код. Запуск аналого-цифрового преобразователя 1 осуществляется генератором 7 тактовых импульсов, поступающих с первого выхода блока 6 с интервалом времени не менее времени преобразования t аналогоцифрового преобразователя 1. Кодовая информация на выходе аналого-цифро вого преобразователя 1 сохраняется от конца предыдущего до начала следующего преобразования. По окончании цикла преобразования аналогоцифровой преобразователь 1 выдает управляющий сигнал "Конец преобразования", поступающий на стробирующий вход формирователя 8 импульсов считывания, который формирует импульсы определенной длительности. Кодовая информация на выходах аналого-цифрового пр обраэователя 1, пропорциональная входному сигналу, поступает на первый адресный вход блока 2 памяти, а также на первый информацион- ный вход коммутатора 3. Выбор нужной группы участков памяти блока 2 осуществляется кодовой информацией со второго выхода регистра 12, которая поступает на второй адресный вход (вход "Выбор интегральной схеlll38l9

Ь цифроаналогового преобразователя подключается вход 14 аналоговой переменной х . Кодовая информация с выхода коммутатора 3 во всех режимах работы

5 устройства поступает на цифровой вход цифроаналогового преобразователя 4, вырабатывающий за время преобразования а »„ аналоговый выходной сигнал у под управлением импульсов записи, поступающих с периодом t на управляющий вход цифроаналогового преобразователя 4 с выхода формирователя 11 импульсов записи. Временная задержка на время tat> осуществляется элементом 9залержки. мы") блока 2 памяти. Считывание кодовой, информации из ячеек памяти, являющейся значением воспроизводимой функциональной зависимости, про изводится последовательно число sa числом с интервалом времени выборки t по сигналам импульсов считывания, поступающих с выхода формиро вателя 8 импульсов считывания на вход управления блока 2 памяти. Кодовая информация с выходов блока 2 памяти поступает на второй информационный вход коммутатора 3 и проходит через него на вход цифроаналого вого преобразователя 4, если устройство работает в режимах воспроизведения функциональных зависимостей ипи деления. В последнем случае

6JIoK 2 BRMHTH воспроизводит функ1 26 цию —. хл i

В других режимах работы устройства (умножения или возведения в квадрат) коммутатор 3 пропускает кодовую 25 информацию с выхода аналого-цифрового преобразователя 1 .и запрещает про хождение кодовой информации с выхода блока 2 памяти. Состояние коммутатора 3 (прохождение информации с выхо- 30 дов аналого-цифрового преобразователя или блока 2 памяти), а также коммутатора 5 (т.е. прохождение сигнала с входа 14 или с входа 15 на аналоговый вход цифроаналогового преобразо- g5 вателя 4) определяется состоянием соответствующих ячеек регистра 12.

В режиме воспроизведения функциональных зависимостей шина 15 ввода опорного напряжения подключается че- 4О рез коммутатор 5 к аналоговому входу цифроаналогового преобразователя 4.

В режиме умножения, деления и возведе ния в квадрат к аналоговому входу

В режиме воспроизведения функциональной зависимости и деления быстродействие устройства определяется как й= „,„+t +t+<, а в режиме умножения и возведения в квадрат— „„ +й„ .<, что достигается использованием коммутатора 10, при помощи которой исключается временная задержка tg.

Таким образом, предлагаемое устройство за счет исключения потерь времени"на выборку tg в блоке 2 памяти в режимах умножения и возведения в квадрат и упрощения перехода с одного режима работы на другой позволяет повысить произвбдительность работы по отношению к прототипу.

При этом происходит упрощение устройства за счет уменьшения объема блока 2 памяти,. так как при работе устройства нет необходимости в хранении в блоке 2 кодов линейной функции

Й(хл)=х, используемой в прототипе при выполнении операций умножения и возведения в квадрат. Указанные преимущества определяют технико-экономическую эффективность возможного применения предлагаемого устройства.

Составитель С.Казинов

Редактор M.Êåëåìåø Техред И.Асталош,Корректор О.Луговая

Заказ 6621/41 Тираж 698 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент,", г.ужгород, ул.Проектная, 4