Устройство для контроля мажоритарных схем

 

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

09) (11) А

q С 06 F 11/26

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ВСЕ(Ой)ЗЛЛ!) д.ай за»., <) ЙЛ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ ИОТНРЫТИЙ

:(21) 3606992/24-24 (22) 15.06.83 .(46) 07.10.84. Бюл. У 37 (72) Н.Н. Ковтун и Г,И. Толмачев (53) 681.396(088.8) (56) 1. Авторское свидетельство СССР

9 354415, кл. G 06,Р 11/26, 1970.

2. Авторское свидетельство СССР

Р 451994, кл. С 06 F 11/26, 1973.

3. Авторское свидетельство СССР

В 705451, кл. G 06 Р 11/26, 1977. (54)(57) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ

МАЖОРИТАРНЫХ СХЕМ, содержащее компаратор., первый вход которого соединен с выходом объекта контроля, шифратор, I три выхода которого соединены с со ответствующими входами объекта контро. ля, сумматор по модулю два, .первый элемент И, генератор тактовых импульсов, первый выход которого соединен с первыми входами первого элемента И н сумматора по модулю два, реверсивный распределитель, первые шесть выходов которого подключены к шести входам шифратора, узел сброса и запуска, первые два входа кото- рого являются управляющими, третий . вход соединен с вторым выходом генератора тактовых импульсов, а четвертый и пятый входы соединены соответственно с вторым и седьмым выходами распределителя, счетчик импульсов, первый вход которого подключен к выходу сумматора и первому входу распределителя, а выход соединен с шестым входом узла сброса и запуска, о т л и ч а ю щ е е с я тем, что, с целью повышения точности устройства, в него введены два элемента

ИЛИ, второй элемент И, регистр памяти и дешифратор, при этом первый вход вторбго элемента" И подключен к третьему выходу генератора тактовых импульсов и второму входу счетчика импульсов, второй инверсный вход которого соединен с седьмым выходом распределителя, а выход — с вторым входом компаратора, выход которого подключен к первому входу первого элемента ИЛИ, второй вход которого соединен с выходом счетчика, а выход †. с вторым входом первого элемента И, выход которого подключен к g

Р вторым входам реверсивного распределителя и сумматора по модулю два, первыв выход узла сброса и запуска соединен с первым входом генератора тактовых импульсов, второй выход узла сброса и запуска соединен с третьим входом распределителя и первым входом

)второго элемента ИЛИ, первые шесть, выходов реверсивного распределителя соединены с соответствующими первыми

:входами регистра памяти, вторые входы которого подключены к третьему выходу узла сброса и запуска, а третьи входы соединены с выходом второго элемента ИЛИ, второй вход которого подключен к четвертому выходу узла сброса и запуска, выходы регистра памяти соединены с соответствую- щнми входами дешифратора, выходы которого и четвертый выход узла сброса и запуска являются информа" ционными выходами устройства.

11 О643

Изобретение относится к вычислительной технике, в частности к устройствам контроля логических схем, и может быть применено при построении аппаратуры автоматического контроля приборов систем автоматического управления.

Известно устройство для проверки функционирования логических схем, содержащее блок входных и. эталонных выходных сигналов, блок контролируемых выходов, реализованный на магазинной памяти переменного объема, коммутатор, блок сравнения, блоки контрольных регистров со схемами сравнения на нуль, обеспечивающие поразрядный контроль работы магазинных памятей по модулю два после подачи последовательности контролируемых выходов, блок индикации неисправности проверяемого уст/ ройства, блок ввода, блок управления, обеспечивающий начальную установку устройства, осуществление режимов проверки однотактного, циклического управления вводом данных, анализ состояния схем сравнения, управление работой блока индикации неисправности. Укаэанное устройство позволяет проверять на работоспособность логические схемы реализующие различного вида булевые функции (1) .

Однако устройство представляет собой достаточно сложное и дорогостоящее оборудование, и для опреде-Ф Ф ления неисправности в мажоритарных. схемах требуются специальные тестовые наборы, что усложняет процесс контроля.

Известно также устройство для проверки функционирования логических схем, содержащее генератор импульсов, запускающий двоичный счетчик с количеством разрядов, равным максимальному числу входов проверяемой логической схемы, схему контроля уровней, определяющую нахождение выходного напряжения проверяемой схемы в допустимых пределах, компаратор, сравнивающий сигналы проверяемой и эталонной .схем при всех возможных комбинациях входных сигналов, формирователь стробирующих.импульсов, элементы И, ИЛИ, ИЛИ-НЕ и индикаторные элементы pJ .

Однако для работы такого устройства необходимы эталонные схемы, 5

50 применение которых не оправдано,так как их функции могут быть реализованы с помощью тестовых наборов выходных и входных сигналов, кроме того, индикация неисправности происходит на одному импульсу несовпадения, что приводит к возникновению сбоев, появлению ложных срабатываний, усложняющих отыскание неисправностей.

Наиболее близким техническим решением к изобретению является устройство для контроля мажоритарных схем, содержащее генератор импульсов такта, выдающий контрольную последовательность импульсов на один из входов компаратора, на второй вход которого поступает контролируемая последовательность с объекта контроля, управляющие импульсы на которой поступают через шифратор с реверсивного распределителя, который в свою очередь тактируется импульсами генератора тактовых импульсов. С выхода компаратора и второго выхода генератора импульсов такта импульсы поступают на схему И, которая управляет реверсивным распределителем через вход сложения. При неисправном объекте контроля, т.е. при отсутствии импульса на выходе компаратора на вычитающий вход реверсивного распределителя и счетчик импульсов через сумматор по модулю два поступает сигнал, распределитель делает шаг назад, а счетчик импульсов сосчитывает один импульс. Если зто не случайный сбой, картина повторяется трижды и с помощью устройства сброса приводится в исходное состояние и выключается (3) .

Недостатками известного устройства являются невысокая точность установления места неисправности и невозможность определения типа неисправности, так как в устройстве отсутствуют, регистр памяти и дешифратор, идентифицирующие тип и место неисправности.

Целью изобретения является снижение трудоемкости обнаружения неисправности за счет повышения точности определения места и установления типа неисправности.

Поставленная цель достигается тем, что в устройство для контроля мажоритарных схем, содержащее компаратор, первый вход которого соединен с выходом объекта контроля, шиф1117643

25 ратор, три выхода которого соединены с соответствующими. входами объекта контроля, сумматор по модулю.два, . первый элемент И, генератор тактовых

1 импульсов, первый выход которого сое- > динен с первыми входами первого элемента И и сумматора по модулю два,, реверсивный распределитель, первые шесть выходов которого подключены к шести входам шифратора, узел сброса и запуска, первые два входа которого являются управляющими, третий вход соединен с вторым выходом генератора тактовых импульсов, а четвертый и пятый входы соединены соответственно с вторым и седьмым выходами распределителя, счетчик импульсов, .первый вход которого подключен к выходу сумматора и первому входу распределителя, а выход соединен с шестым входом узла сброса и запуска, введены два элемента ИЛИ, второй элемент И, регистр памяти и дешифратор, при этом первый вход второго элемента И подключен к третьему выходу генератора тактовых импульсов и второму входу счетчика импульсов, второй инверсный вход которого соединен с седьмым выходом распределителя, а выход — с вторым входом компаратора, выход которого подключен к первому входу первого элемента ИЛИ, второй вход которого соединен с выходом счетчика, а выход— с вторым входом первого элемента И, выход которого подключен к вторым входам реверсивного распределителя и сумматора по модулю два, первый выход узла сброса и запуска соединен с первым входом генератора тактовых

40 импульсов, второй выход узла сброса и запуска соединен с третьим входом распределителя и первым вхо — . .дом второго элемента ИЛИ, первые шесть выходов реверсивного распределителя соединены с соответствующими первыми входами регистра памяти, вторые входы которого подключены к третьему выходу узла сброса и запуска, а третьи входы соединены с вы-50 ходом второго элемента ИЛИ, второй вход которого подключен к четвертому выходу узла сброса и запуска, выходы регистра памяти соединены с соответствуницими входами дешифрато- 55 ра, выходы которого и четвертый выход узла сброса и запуска являются информационными выходами устройства.

На фиг. 1 представлена блок-схема устройства; на фиг. 2 - диаграмма работы устройства при исправном объек.те контроля; на фиг. 3 — диаграмма работы устройства при неисправном объекте контроля (обрыв в 3-м канале); на фиг. 4 — функциональная, схема узла сброса и запуска; на фиг. 5 функциональная схема счетчика импульсов.

Блок-схема устройства (фиг.1) .содержит генератор t тактовых импуль" сов, компаратор 2, первый вход которого соединен с выходом объекта 3 контроля, шифратор 4; три выхода которого соединены с соответствующими входами объекта 3 контроля, сумматор

5 по модулю два, первый элемент И 6, при этом первый выход генератора импульсов такта соединен с первыми входами элемента И 6 и сумматора 5 по модулю два, реверсивный распределитель 7, первые шесть выходов которого соединены с шестью входами шифратора, узел 8 сброса и запука, первые два входа 9 и 10 которого являются управляющими, третий соединен с вторым выходом генератора

1 импульсов такта, а четвертый и пятый соединены соответственно с вторым и седьмым выходами распределителя;, счетчик 11 импульсов, первый вход которого соединен с выходом сумматора 5 по модулю два и первым входом распределителя 7, а выход " с шестым входом узла 8 сброса и запуска, элементы И 12, ИЛИ 13 и 14, регистр 16 памяти и дешифратор 17, при этом первый вход второго элемента И соединен с третьим выходом генератора 1 импульсов такта и вторым входом счетчика импульсов, второй вход — с седьмым выходом распределителя, выход — с вторым входом компаратора, выход которого соединен.

C первым входом первого элемента

ИЛИ 13, второй вход — с выходом

Ъ и счетчика.13, а выход - с вторым вхо,"., дом первого элемента И 6, выход которого соединен с вторыми входами реверсивного распределителя 7 и сумматора 5 по модулю два при этом выход узла 8 сброса и запуска соединен с цервым входом генератора импульсов такта, второй выход узла 8 сброса и запуска " с третьим входом распределителя и первым входом вто" рого элемента ИЛИ 14, первые шесть f117643 выходов реверсивного распределителя 7 соединены с соответствующими входами триггеров 15 — 15 регистра 16 памяти, вторые входы — с третьим выходом узла 8 сброса и за- 3 пуска, третьи входы ячеек памяти— с выходом второго элемента ИЛИ 14, второй вход которого соединен с четвертым выходом узла 8 сброса и запуска, выходы ячеек памяти соединены с соответствующими входами дешифратора 17, выходы 18 которого и четвертый выход 19 узла 8 сброса и запуска являются информационными выходами устройства.. t5

Узел 8 сброса и запуска содер.жит (фиг..4) элементы ИЛИ 20-23, элементы И 24-27, элементы И-НЕ 28 и

29, триггеры 30-34, построенные на элементах 2И-2ИЛИ 35 и входы 36-41 и выходы .42-45.

Счетчик 11 содержит (фиг. 5)

JK-триггеры 46 и 47, элемент И 48, входы 49 и 50 и выход 51..

Компаратор 2 служит для сравнения контрольной и контролируемой пос.ледовательностей и при совпадении ко" дов формирует на выходе "1", а при несовпадении — "0".

Шифратор 4 служит для формирования контрольного теста из,последовательностей импульсов, поступающих на его вход.

Сумматор 5 по модулю два служит для вырабатывания сигналов, управляющих реверсы распределителя 7. Если на обоих входах сумматора присутству-. ют одинаковые потенциалы на выходе сумматора, сигнал отсутствует, происходит управление распределителем по ,суммирующему входу. Если один из сигналов на выходе сумматора отсутст; вует, на выходе появляется сигнал, управляющий вычитающим входом распределителя. . 45

Узел 8 сброса и запуска предназначен для формирования сигналов уп) равляющих работой регистра 15 распределителя 7.

Счетчик 11 (фиг. 5), выполненный на JK-триггерах 46 и 47, имеет коэффициент пересчета, равный трем, и служит для формирования импульса проталкивания. Импульс с последнего .разряда счетчика поступает на первый вход элемента И 48, на второй входимпульсы ТИЗ с генератора 1.

Э лемент И12 предназначен для формирования контрольного теста, совпадающего с правильной работой объекта контроля, учитывающего отсутствие высокого потенциала на седьмом такте работы устройства. Это осуществляется путем умножения инвертированной последовательности импульсов ТИЗ и выхода седьмого канала реверсив*ого распределителя.

Регистр 15 предназначен для запоминания информации о месте нахождения неисправностей в каналах.

Устройство работает следующим образом.

Приведение устройства в исходное состояние осуществляется подачей команды "Исходное". Устройство запускается подачей команды "Запуск". По заднему фронту команды (фиг.2) генератор 1 начинает выдавать последовательности импульсов ТИ1, ТИ2 и ТИЗ.

После приведения в исходное состояние распределитель 7 находится на седьмом (исходном) шаге (фиг. 2), на котором с объекта 3 на компаратор 2 подается низкий потенциал (все три канала обесточены)..На второй вход компаратора 2 также подается низкий потенциал. Высокий потенциал с выхоа компаратора 2 через элемент ИЛИ 13 поступает на один- из входов элемен"та Иб. При совпадении высоких потенциалов но время прохождения нулевого тактового импульса последовательности

ТИ2 элемент Иб открывается, и сиг-. нал управления поступает на суммирующий вход распределителя 7, под" готавливая включение первого канала.

Первый тактовый импульс через элемент Иб поступает на распределитель 7, с первого канала которого шифратором 4 формируется первый такт тестового набора — включается первый канал мажоритарной схемы объекта 3. При правильной. работе схема не вы-. дает сигнал, и компаратор 2 подтверждает открытое состояние элемента Иб, сумматор 5 закрыт, так как на его обоих входах присутствуют одинаковые потенциалы как с генератора 1, так и с элемента Иб.

Во время действия второго тактового импульса шифратором 4 формируется второй такт теста, при котором," включаются первый и второй каналы мажоритарной схемы объекта 3. При

1117643 этом на ее входе появляется сигнал, и компаратор 2 во время действия второго тактового иМпульса чаСтоты

ТИ2 поддерживает элемент"Иб в открытом состояний. 5

Аналогично формируются последующие такты тестового набора, причем на третьем такте включается второй канал мажоритарной:схемы объекта

3 (соответствует "0" контролируемой 10 последовательности), на четвертом такте — втброй и третий каналы ("1 контролируемой последовательности), на пятом такте — третий канал ("0"); на шестом такте — первый и третий кана-15 лы ("1"),на седьмом такте снимается сигнал с входов мажоритарной схемы 3 ("0"), формируется сигнал "Конец проверкин на выходе 18, и узел 8 вырабатывает сигнал 8 9, по заднему фронту кото- 2п рого генератор 1 прекращает генерировать тактовые импульсы.

При неисправностй мажоритарной схеме устройство работает следующим образом. 25

Предположим, например, что име- ется неисправность типа обрыв в третьем канале схемы объекта 3.

На четвертом тактовом импульсе шифратор 4 подает команды на включение второго и третьего каналов мажоритарной схемы 3., а сигнал на ее выходе отсутствует. На выходе компаратора 2 сигнал также отсутствует и элемент Иб закрыт.

:. 35

Сумматор 5 выдает сигнал на вы" читающий вход распределителя 7 и счетчик 11. Распределитель 7 подго:товится к переключению на свой третий канал. По истечении четвертого 4О тактового импульса пятым тактовым импульсом шифратор 4 включает второй канал мажоритарной схемы объекта 3. компаратор 2 открывает элемент Иб,. сумматор 5 закрывается, и счетчик 11 запоминает один импульс. Далее объект работает как на третьем так-. те нормальной работы. По приходу шестого тактового импульса картина вновь повторяется, и. счетчик 11 сосчитает еще .один импульс.

5О

При трехкратном повторении процесса импульс с последнего разряда счетчика 11 поступает на шестой вход узла 8.

С шестого входа (фиг. 4) сигнал через элемент ИЛИ 14 поступает на ,Е -вход яб -триггера 15 .

По истечении двух тактовых импульсов частоты ТИ1 на третьем выходе (фиг. 4) узла 8 сформируется сигнал 10, который поступает на .5 -входы трйггеров 15 регистра памяти, на вторые,8 -входы которых подаются сигналы с соответствующих каналов распределителя 7. В данном конкретном случае запись сигнала разрешается в триггер 15 (4- и канал распределителя).

В это же время с выхода счетчика

11 через элемент 13 на второй вход элемента Иб (фиг. 3) подается импульс, который позволяет "протолкнуть" распределитель 7 с четвертого канала на пятый. Сброса при этом не происходит, так как он формирует" ся толька на 7-м шаге распределителя

7 с четвертого выхода узла 8. Поскольку по условию в 3-м канале мажоритарной схемы обрыв, то неисправность не обнаруживается, и распределитель 7 переключается на шестой канал. В связи с тем, что мажоритарная схема объекта 3 -должна выдать высокий потенциал, а она его не выдает, то распределитель 7 возвра-щается на пятый канал, затем опять на шестой и т.д.

После трехкратного повторения процесса "1" записывается в триггер

156 регистра. При этом на первом снизу выходе дешифратора 17 появляется сигнал, означающий, что в 3-м канале проверяемого устройства имеется неисправность типа обрыв.

R5 -триггер 34.служит для формирования сигнала g 8, блокирующего . выключение триггеров на седьмом шаге распределителя 7 сразу после подачи сигнала "Запуск". Это необходимо для того, чтобы .генератор не выключался сразу после включения при неисправности типа к.з. в первом канале.

Сигнал "Конец проверки" формируется следующим образом.

На 14-м такте частоты ТИ2, так ке как и на 8-м, "Импульс проталкиваИ ния открывает элемент Иб, и распре-. делитель 7 переключается на 7-й канал. На пятом входе узла 8 появляется сигнал, который очередной раз формирует сигнал Q 10. При этом по

5 -входам триггеры 15< - 156 не срабатывают (так как распределитель 7 находится на седьмом такте). Сигнал

910 подается íà R -axon R5-тригге9 1117643 1О ра 32, предназначенного для формирова- В этот момент заканчивается форминия сигнала g, 9, управляющего вклю- рование сигнала "Конец проверки", и чением и выключением ключа генерато- триггеры 15 - 15 приводятся в исходное ра 1. Этот триггер находится в еди- состояние через элемент ИЛИ )4. ничном состоянйи (Я.9 1) с момента Таким образом, схема готова к подачи команды "Запуск" на вход 37 очередному циклу проверок. узла 8. По истечении двух тактовых Основным технико-экономическим импульсов частоты ТИ1 9,,9 переходит.в преимуществом предлагаемого изобренулевое сэстояние, включает ключ тения является сокращение трудозатгенератора 1, прекратившего генериро- 10 рат на поиск неисправности в проверяевать импульсы.. мой аппаратуре.

1117б43

trna îå

ТИФ дыхИ кома.

8эиюЮ ИУ Ю

Галушек

QI

Ô7

ЮюУ Упоева. дую/ Фв а, Ь|лоУ ауди тора

О, t 2,7 4 $6 7. Зи2 2и,У ФиР

2 Х

1 317643 .Ьл.

5 Ф Р Р У N И C ФЯ Ю @

rug

О5

tu сиУ РиЯ Ри,7 . Яи1,7иФ Ъг/ джоан Рномп. r g с 8 7 7

Югоо 1номп чьи номл.

8be. аГЮЬ фолов. сумматора

Имп противен

/ГоиЩ рооерна

Ф разр. регис юрй брвяр. регистра

6 Ibis. десиисрратора

11 17á43

Е 1 17643

Рие.Л

Составитель Е. Эорсобнина

Редактор Р, Цицика Техред Л.Микеш Корректор С. Черни

Заказ 7221/33 Тираж 698 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

133035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород,.ул. Проектная, 4