Преобразователь угла поворота вала в код

 

1. ПРЕОБРАЗОВАТЕЛЬ УГЛА ГЮВОРОТА ВАЛА В КОД, содержащий синусно-косинусный датчик, первый и второй коммутаторы, выходы которых подклю ,чены к первому и второму интеграторам, выход первого интегратора подключен к од1юму информационному входу второго коммутатора выход второго HHterpatopa через инвертор подключен к одному информаци (жному входу первого коммутатора, один компаратор, выход которого подключен к ПЁрвому информационному входу формирователя уровня, генератор импульсов, подключенный к первым входам дифференциатора и первого счетчика, выход которого . подключен к второму счетчику, выход формирователя уровня подключен к второму входу дифференциатора, первый выход которого подключен к входу сброса nepBoix счетчика, а второй выход :- к управляющему входу регистра, первый вь1ход второго : счефчика подключен к управляющему входу формирователя уровня, выходы разрядов первого счетчика подключены к информационным входам регистра, определитель квадрантов, тем, что, с целью повышения точности преобразователя , в него введены блок управления, блок уставок и другой компаратор, выходы синусно-косинусного датчика подключены к другим входам первого и второго коммутаторов соответствеино, входы одного и другого компараторов подключены к выхода «i второго и первого интеграторов соответственно , а выходы компараторов подключены : к входам определителя квадрантов, выходы которого подключены к йторому и третьему ; информационным входам формирователя уровня и к установочным входам старших разрядов первого счетчика, установочные входы младших разрядов которого соединены с выходами блока уставок, первый выход дифференциатора подключен к входу сброса второго счетчика, выходы которого подключены к первому и второму входам блока управления , третий вход которого соединен с источником опорного напряжения, первый выход блока управления подключен к одиим i управляющим входам первого и второго коммутаторов, второй выход подключен к управ (Л ляющим входам интегратора, а первый выход второго счетчика подключен к другим управляющим входам первого и второго коммутаторов, управляющим входам дифференциатора и первого счетчика. 2,Преобразвватель по п. 1, отлинаюu ftucff тем, что дифференциатор содержит D-триггер, первый и второй элементы И дифференциатора и элемент НЕ дифференциатора , первый вход диффереицнатора со о ел подключен к С-входу D-триггера, к одному входу первого элемента И дифференциатора и через элемент НЕ дифференциатора - к одному входу второго элемента И дифференциатора, второй и управляющий i входы дифференциатора подключены соот- : ветственно к D- и R-входам триггера, выхоД триггера подключен к другим входам первого и второго элементов И диффереициатора а выходы второго и первого элементов И дифференциатора подключены к первому и второму выходам дифференциатора ,f, 3.Преобразователь по п. 1, отлинаюи йся тем, что определитель квадрантов содер

СОЮЗ. СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

ЗЬО б 08 С 900

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPGHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3520769/18-24 (22) 10.12.82 (46) 15.19.84. Бюл. № 38 (72) В. А. Ларионов

: (53) 681.325(088.8) (56) l. Авторское свидетельство СССР

¹ 550664, кл. G 08 С 9/04, 1977.

2. Авторское свидетельство СССР № 537370, кл. G 08 С 9/04, 1976.

3. Шмид Г. Устройство и принцип действия я аналог — код. Пе. ревод ГОНТИ № 4211(71), 1971, с. 251—

258, рис..lУ.34 (прототип) . (54) (57) 1. ПРЕОБРАЗОВАТЕЛЬ УГЛА. ПОВОРОТА ВАЛА В КОД, содержащий синусно-косинусный датчик, йервый и вто-рой коммутаторы, выходы которых подклю,чены к первому и .второму интеграторам, выход .первого интегратора подключен к одному информационному входу второго коммутатора выход второго интегратора через инвертор подключен к одному информационному входу первого коммутатора, один ком паратор, выход которого подключен к первому информационному входу.формирователя уровня, генератор импульсов, подключенный к первым входам днфференциатора и первого счетчика, выход которого подключен к второму счетчику, выход формирователя уровня подключен к второму входу дифференциатора, первый выход которого подключен к входу сброса первого счетчика, а второй выход .— к управляющему входу регистра, первый выход второго: счетчика подключен к управляющему входу формирователя уровня, выходы разрядов первого счетчика подключены к ин: формационным входам регистра, определитель. квадрантов, отли4ающийся тем, что, с целью повышения точности преобразователя, в него введены блок управления, блок уставок и другой компаратор, выходы синусно-косинусного датчика подключены к другим входам первого и второго коммута„„Я0„„1119050 А торов соответственно, входы одного и дру гого компараторов подключены к выходам второго и первого интеграторов соответствен но, а выходы компараторов подключены" к входам определителя квадрантов, выходы которого подключены к второму и третьему

:информационным входам формирователя уровня и к установочным входам старших, разрядов первого счетчика, установочные входы младших разрядов которого соединены с выходами блока уставок, первый выход днфференциатора подключен к входу сброса второго счетчика, выходы которого нодключены к первому и второму входам блока управления, третий вход которого соединен с источником опорного на пряжения, первый выход блока управления подключен к одним управляющим входам первого и второго ком-. g мутаторов, второй выход подключен к управляющим входам интегратора, а первый вы-, уу ход второго счетчика подключен к другим управляющим входам первого и второго с коммутаторов, управляющим входам.дифференциатора и первого счетчика. .Е

2. Преобразаватель по и. I, отличающийся тем, что днфференциатор содержит ®

D-триггер, первый и второй элементы И дифференциатора и элемент HE дифферен- «и м циатора, первый вход дифференциатора подключен к С-входу D-триггера, к одному входу первого элемента И дифференциатора и через элемент НЕ дифференциато- аЛ ра — к одному входу второго элемента И 4, дифференциатора, второй н управляющий; входы дифференциатора подключены соот-: ветственно к D- и И-входам триггера, выход триггера подключен к другим входам первого и второго элементов И дифференциатора, а выходы второго и первого элементов И диффереициатора подключены к первому и второму выходам дифференциа-. тора.

Г/

3. Преобразователь по и. 1, отличающийся тем, что определитель квадрантов содер1119050 жит сумматор по модулю 2, входы которого соединены с одним и другим входами онределнтеля квадрантов, а выход через элемент НЕ определителя квадрантов подключен к одному выходу определителя квадрантов, другой выход которого соединен с другим входом определителя квадрантов.

4. Преобразователь по п. 1, отличающийся тем, что формирователь уровня содержит регистр формирователя, первый и второй элементы НЕ формирователя и селектормультиплексор, первый вход формирователя подключен к первому и через первый элемент НЕ формирователя к второму информационным входам селектора-мультиплексора, второй н третий входы формирователя подключены к входам регистра формирователя, выходы которого подключены к управляющнм входам селектора-мультиплексора, 1

Изобретение относится к автоматике и. вычислительной технике, в частности к устройствам преобразования угла поворота вала в цифровой код угла, и может быть испальзовано во входных устройствах специализированных ЦВМ, в цифровой измерительной технике, контрольно-проверочной аппаратуре.

Известен преобразователь, содержащий .выявитель октантов, аналоговый коммутаmp, последовательно соединенные аналогоцифровой преобразователь, преобразующий напряжения с выходов синусно-косинусного датчика (СКД) в код тангенса угла, и цифровой генератор функции арктангенса, преобразующий код тангенса угла в код угла 111.

Недостатком этого преобразователя является сложность его цифровой части.

Известен также преобразователь, содержащий СКД, соединенный с селектором октантов, выходы которого, один непосредственно, а другой через первый блок масштабирования, подключены к входам вычитателе, линейный преобразователь напряжение — код,, блок управления, счетчик, .фазовый детектор и второй блок масштаби. рования, выход вычитателя соединен с сиг.нальным входом фазового детектора и входом второго блока масштабирования, выход которого подключен к измерительному входу преобразователя напряжение-код, управляющий вход которого соединен с одним из выходов фазового детектора, опорный вход которого соединен с одним из выходов третий вход формирователя подключен к третьему и через второй элемент. HE — к четвертому информационным входам селектора-мультиплексора, выход которого подключен к выходу формирователя, управляющий вход формирователя уровня подключен к управляющему входу регистра формирователя. 5..Преобразователь по. и. 1, отличаюи1ийся тем, что блок управления содержит нульорган, элемент ИЛИ и элемент И блока управления, первый и второй входы блока управления подключены через элемент ИЛИ к второму выходу блока, третий вход блока через нуль-орган подключен к одному входу элемента И блока, другой вход которого соединен с первым входом блока, а выход элемента И блока подключен к первому выходу блока управления.

2

СКД, а другой выход — с входом счетчика 12).

Недостатком данного преобразователя

5 является невысокая точность.

Наиболее близким техническим решением к предлагаемому является преобразователь угла поворота вала в код, содержащий синусно-косинусный датчик, первый и второй коммутаторы, выходы которых подключены к первому н второму интеграторам, выход первого интегратора подключен к одному

: информационному входу второго коммутатора, выход второго интегратора через инвертор подключен к одному информацнонИ ному входу первого коммутатора, один компаратор,.выход которого подключен к первому нйформационному входу формирователя уровня, генератор импульсов; подключенный к первым входам дифференцйатора и первого счетчика, выход которого подключен к второму счетчику, выход формирователя уровня подключен к второму входу дифференциатора, первый выход которого подключен к входу сброса первого счетчика, .а второй выход — к управляющему входу

25 регистра, первый выход второго счетчика

- подключен к управляющему входу формирователя уровня, выходы разрядов nepsoro счетчика подключены к информационным входам регистра, определитель квадрантов, выходы синусно-коеинусного датчика подключены к входам определителя октантов, выходы которых через демодуляторы под- . ключены к вторым информационным входам первого н второго коммутаторов, вход ком i!9050 паратора соединен с выходом ннвертора, а выход формирователя уровня подключен к управляющим входам первого и второго коммутаторов, второй выход второ.-о счетчика подключен к управляющим входам интеграторов f3).

Недостаток этого устройства — низкая точность.

Цель изобретения — повышение точнос. Поставленная цель достигается тем, что в преобразователь угла поворота вала в код, содержащий синусно-коси нусный датчик, первый и второй коммутаторы, выходы которых подключены к первому и второму интеграторам, выход первого интегратора подключен к одному информационному входу второго коммутатора, выход второго интегратора через инвертор подключен к одному информационному входу первого коммуtampa, один компаратор, выход которого подключен к первому информационному входу формирователя уровня, генератор импульсов, подключенный к первым входам диффереицнатора и первого счетчика, вы.ход которого подключен н второму счетчику, выход формирователя уровня подключен к второму входу дифференциатора, первый восход. которого подключен к входу сброса первого счетчика, а второй выход — к управляющему входу регйстра, первый выход второго счетчика подключен к управляющему входу формирователя уровня, выходы разрядов первого счетчика подключены к информационным входам регистра, определитель квадраитов, введены блок управления, блок .уставок и другой компаратор, выходы синусно-косинусного датчика подключены к другим входам первого и второго коммутаторов соответственно, .входы. одного и другого компараторов подключены к выхо дам второго и первого интеграторов, соответственно, а выходы компараторов подключены к входам определителя квадрантов, выходы которого подключены к второму и третьему информационным входам формирователя уровня и к установочным входам старших разрядов первого счетчика, установочные входы младших разрядов которого соединены с выходами блока уставок, первый выход дифференциатора подключен к входу сброса второго счетчика, выходы которого подключены к первому и второму входам блока управления, третий вход которого соединен с источником опорного напряжения, первый выход блока управления подключен к одним управляющим входам первого и второго коммутаторов,: второй выход подключен к управляющим .входам интеграторов, а первый выход второго счет чика подключен к другим управляющим входам первого и второго коммутаторов, управляющим входам дифференциатора и первого счетчика.

Днфференциатор содержит В-триггер, первый и второй элементы И диффереициатора и элемент НЕ дифференциатора, первый вход дифференциатора подключен к

С-входу О-триггера, к одному входу первого элемента И дифференциатора и через элемент НЕ дифференциатора — к одному входу второго элемента И дифференцнатора, второй и управляющий входы дифференциатора подключены соответственно к D- u ю R-входам триггера, выход D-триггера подключен к другим входам первого и второго элементов И дифференциатора, а выходы второго и первого элементов И дифференциа тора подключен к первому и второму выходам дифференциатора.

)5

Определитель квадрантов содержит сумматор по модулю 2, входы которого соединены с одним и другим входами определителя квадрантов, а выход через элемент НЕ

20 определителя квадрантов подключен к одному выходу определителя квадрантов, другой выход которого соединен с другим входом определителя квадрантов.

Формирователь уровня содержит регистр формирователя, первый и второй элементы

НЕ формирователя и селектор-мультиплексор, первый вход формирователя подключен к первому и через первый элемент НЕ формирователя к второму информационным входам селектора-мультиплексора, второй

Зп и,третий входы формирователя подключены к входам регистра формирователя, выходы которого подключены к управляющим âõîдам селектора-мультиплексора, третий вход формирователя подключен к третьему и через второй элемент НЕ формирователя—

55 к четвертому информационным входам селектора-мультиплексора, выход которого подключен к выходу формирователя, управляющий вход формирователя уровня подключен к управляющему входу регистра

40 формирователя

Блок управления содержит нуль-орган, элемент ИЛИ и элемент И блока управления, первый и второй входы блока управления подключены через элемент ИЛИ к второму выходу блока, третий вход блока через

45 нуль-орган подключен К одиому входу эяемента И блока, другой вход которого соединен с первым входом блока, а выход элемента И блока подключен к первому выходу блока управления.

На чертеже представлена структурная схема преобразователя.

Преобразователь угла поворота вала в код содержит сннусно-косинусный датчик

1, первый 2 и второй 3 коммутаторы, выхо55 ды которых подключены к первому 4 и второму 5 интеграторам, выход интегратора 4 йодключен к одному информационному входу комМутатора 3, выход интегратора 5 че1119050

5 рез инвертор 6 подключей к одному информационному входу коммутатора 2, один комнаратор 7, выход которого подключен к первому информационному входу формирователя 8 уровня, генератор 9 импульсов, подключенный к первым входам дифференцнатора 10 и первого счетчика 11, выход которого подключен к второму счетчику 12, выход формирователя 8 уровня подключен . к второму входу дифференциатора 1О, первый выход которого подключен к входу, сброса счетчика ll, а второй выход — к управляющему входу регистра 13, первый выхбд счетчика 12 подключен к управляющему входу формирователя 8 уровня, выходы разрядов счетчика 11 подключены к !s информационным входам регистра 13, определитель 14 квадрантов, блок IS управления, блок 16 уставок и другой компаратор

l7, выходы синусно-косинусного датчика 1 подключены к другим входам первого 2 и второго 3 коммутаторов соответственно, входы одного 7 и другого 17 компараторов подключены к выходам второго 5 и первого

4 интеграторов соответственно, а выходы : иомпараторов 7 и 17 подключены к входам определителя 14 квадрантов, выходы кото-. 25 рого подключены к второму и третьему ин-.. формационным входам формирователя 8 . уровня и к установочным входам старших разрядов счетчика ll, установочные входы младших разрядов которого соединены с выходами блока 16 уставок, первый выход дифференциатора !0 подключены к входу сброса счетчика 12; выходы которого подключены к первому, и второму входам блока

15 управления, третий вход .которого соединен с источником 18 опорного напряже- Э5 ния, первый выход блока 15 управления подключен к одним управляющим входам .первого 2 и второго 3 коммутаторов, второй выход подключен к управляющим входам интеграторов 4 и 5, а первый выход счетчика 12 подключен к другим управляю- 4О щим входам первого 4 и второго 5 коммутаторов, управляющим входам дифферен-: циатора 1.0 и счетчика 11, Дифференцнатор 10 содержит D-триггер 19, первый 20 и второй 21 элементы И 45 дифференциатора и элемент НЕ 22 дифференциатора, первый вход дифференциатора

l0 подключен к С-входу 0-триггера 19, к одному входу элемента И 20 и через элемент НЕ 22 — к одному входу элемента И! 50

21, второй и управляющий входы дифференциа тор а 10 подключены соответственно к

D- и К-входам триггера 19, выход D-триггера 19 подключен к другим входам первого 20 и второго 21 элементов И, а выходы элементов И 20 н 21 подключены к первому и второму выходам дифференциатора 10.

Onðåäåëèòåëü 14 квадраитов содержит сумматор 23. по модулю 2, вхрды которого соединены с одним и другим входами определителя 14 квадрантов, а выход через элемент НЕ 24 определителя .квадрантов подключен к одному выходу определителя

14 квадрантов, другой выход которого сое-: динен с другим входом определителя 14 квадрантов.

Формирователь 8 уровня содержит регистр 25 формирователя, первый 26 и второй 27 элементы HE формирователя и селектор-мультиплексор 28, первый вход формирователя 8 подключен к первому и через элемент HE 26 к второму информационным входам селектор-мультиплексора 28, второй и третий входы формирователя 8 подключены к входам регистра 25, выходы которого подключены к управляющим входам селектор-мультиплексора 28, третий вход формирователя 8 подключен к третьему и через элемент НЕ 27 — к четвертому . информационным входам селектор-мультиплексора 28, выход которого подключен и выходу формирователя 8, управляющий вход формирователя 8 подключен к управляющему входу регистра 25.

Блок 15 управления содержит нульорган 29, элемент ИЛИ 30 и элемент И 31 блока управления, первый:и второй входы блока 15 управления подключены через элемент ИЛИ 30 к второму выходу блока

15, третий вход блока 15 через нуль-орган

29 подключен к одному входу элемента И

31, другой вход которого соединен с первым входом блока -15, а выход элемента И 3! подключен к первому выходу блока 15 управления.

Определитель 10 квадрантов нредназначен для форми рова пня кода квадранта, предшествующего квадранту . расположения угла (например, при расположении сс во втором квадранте формируется код первого квадранта и т.д.). Регистр 25 предназначен для хранения кода квадранта, необходимого для выделения нужного фронта сигнала из выходных сигналов компараторов

7 и 17 при расположении угла at в любом из четырех квадрантов. Счетчик II имеет входы параллельной записи во все разряды (например, счетчик может быть сделан из микросхем 133ИЕУ). Код, хранящийся в блоке 16 уставок совместно со сформированным кодом квадранта представляет собой код начала квадранта расположения угла ц, уменьшенный на величину кода, который предназначен для компенсации задержки с коммутаторов и компараторов и выбирается равным коду N уставкн блока 16

g f . t.

Например, если N соответствует 0 3 и< расположен во втором квадранте, то на параллельные входы счетчика I! поступает код, соответствующий 89,7 . Одновременно наличие двух старших разрядов в счетчике

I l 19050

11, куда записывается код квадранта, предохраняет преобразователь от сбоев, выражающихся в переполнении разрядов счетчика 11, формирующих код угла внутри квадранта.

Нуль-орган 29 и элемент И 31 предназначены для формирования пачки импульсов У1, получаемой от совпадения положительных полуволн опорного напряжения источника

18 с состоянием «I» первого выхода счетчика 12. Количество импульсов в пачке задается временным интервалом с помощью счетчика 12 таким, -чтобы напряжение на интеграторах 4 и 5 в конце первого такта доходило до нужного для требуемой чувствительности уровня.

Работа преобразователя происходит в три такта.

На -первом такте на втором выходе счетчика 1.2 — «1», на первом выходе — «О».

Импульсы Уl синхронно с положительными полуволкамн опорного напряжения источника IS поступают на управляющие входы коммутаторов 2 и 3. При наличии импульса

Уl напряжения с выходов СКД 1 через коммутаторы 2 и 3 поступают на входы интеграторов 4 и 5 и накапливаются там. В паузах между импульсами Уl на входы интеграторов 4 и 5 ничего не поступает и оня выполняют роль аналоговых запоминающих устройств. При поступлении, сигнала на счетчик 12 со счетчика 11, который нахо..дится в режиме постоянного счета, счетчик 12 увеличивает свое состояние на единицу, на втором выходе счетчика 12 появляется

«О». С помощью коммутаторов 2 и 3 прекращается подача напряжений с выходов СКД 1 на интеграторы 4 и 5. При установке на первом выходе счетчика 12 «1» начинается второй такт.

По.фронту сигнала У2 код квадранта, сформированный на выходах комнаратора

17 и .элемента HE 24, записывается в ре,гкстр 25 н совместно с кодом блока 16 записывается в счетчик I I. Код с выходов регистра 25 подготавливает мульти плексор

28 к пропускакию положительного фронта сигнала (при ближайшем переходе через ноль напряжения одного иэ интеграторов) на D-вход триггера 13, который отсутствием

«1» на первом выходе счетчика 12 был уст новлен в состояние «0». Одновременно при появлении «l» на первом выходе счетчика

12 с помощью коммутаторов 2 и 3 интеграторы 4 и 5 и инвертор 6 образуют замкнутую петлю — осциллятор. Прн ближайшем переходе через ноль напряжения одного из интеграторов 4 и 5 сигнал на выходе мультиплексора 28 принимает состояние «1» и триггер 19, который ранее поддерживался в состоянии «О», переходит по ближайшему фронту импульса генератора 2 в состояние ..«И, тем самым разрешая запись в регистр

:13 кода из счетчика 11, который накапли20 вался там в течение интервала осцнллкрования. Отрицательный фронт импульса генератора 9, пройдя через элементы HE

22 и И 21, устанавливает в «О» счетчики 11 и 12 и тем самым устанавливает в «О» триггер 19 по R-входу.

Начинается третий такт. На третьем гакте на выходе элемента ИЛИ 30 появляется «1», и интеграторы 4 и 5 начинают обкуляться. Третий такт продолжается до

30 тех пор, пока сигнал с выхода счетчика 11 :е увеличит на единицу состояние счетчика

I2, т.е. начнется снова первый такт.

В результате происходит увеличение точности преобразователя за счет компенсации погрешностк, вызванной задержанием аналоговых коммутаторов и компараторов, н устранения возможности сбоя при переполнении счетчика I I при углах, близких к 90, 180, 270, 360, вследствие изменения постоянных времени интеграторов.

4О Экономический эффект от использования предлагаемого преобразователя определяется его техническим преимуществом.

Составитель А. Смирнов

Редактор К. Волощук Техред И. Верее Корректор А. Тяско

Заказ 7458 38 Тираж 568 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий!! 3035, Москва, Ж вЂ” 35, Раушская наб.; д. 4 5

Филиал ППП «Патент», г. Ужгород, ул. Проектная, 4