Вычислительное устройство

 

ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО, содержащее генератор импульсов, два элемента И, два счетчика, два D -триггера , R5 -триггер, счетный триггер, коммутатор, элемент ИЛИ-НЕ и элемент И-НЕ, причем выход генератора импульсов соединён с первым входом первого элемента И, разрядные входы первого и второго счетчиков соединены с входами первого и второго операндов соответственно, выход второго элемента И является выходом разности устройства, информационные входы первого и второго D -триггеров соедине- , ны с входом пуска устройства, тактовый вход первого D -триггера соединен с выходом генератора импульсов, выход первого Б -триггера - с вторвш входом первого элемента И, третий вход которого соединен с вьЬсодом элемента И-НЕ, выход первого элемента И соединен со счетным входом счетного триггера и первым информационным входом коммутатора , второй информационный вход которого соединен с выходом счетного триггера, тактовым входом второго D-триггера, счетными входами первого иВторого счетчиков и первым входом второго элемента И, второй вход которого соединен с инверсным выходом R5-триггераИ первым управляюпр м входом коммутатора, второй управляющий вход которого соединен с выходом второго D-триггера, а третий управляющий вход коммутатора соединен с прямым выходом R5 -триггера, вход установки которого соединен с входом начальной установки устройства и входа-ми сброса второго D -триггера, счетноге триггера, первого и второго счетчиков , выход переполнения первого счетчика соединен с первыми входами элементов И-НЕ и ИЛИ-НЕ, выход переполнения второго счетчика соединен с вторыми входами элементов И-НЕ и { ИЛИ-НЕ,. выход элемента ИЛИ-НЕ - с вхо-. СП дом сброса RS-триггера, выход коммутатора является выходом суммы устройства , отличающее с. я тем, что, с целью расширения области 2 применения путем получения возможности вычислять корень квадратный из суммы квадратов двух чисел, в него введены третий и четвертый D -триггеры , третий, четвертый и пятый элементы И и элемент ИШ1, причем первый вход третьего элемента И соединен с первым входом пятого элемента И и выходом первого элемента И, второй вход третьего элемента И соединен с инверсным выходом счетного триггера, третий вход третьего элемента И - с первым входом четвертого элемента И, входом, сброса четвертого D -триггера и выходом второго D -триггера, выход третьего элемента И соединен с первым входом элемента ИЛИ, второй вход которого соединен с выходом пятого элемента И, второй вход которого соединен с прямым выходом четвертого

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПжЛИН.,SU, 1120315 у G 06 F 7/50 госудю стеенный комитет ссср

ПО ДелАм изОБРетений и отнРытий

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMY СВИДЕТЕЛЬСТВУ (21) 3584378/24-24 (22) 28.04.83 (46) 23. 10.84. Бюл. У 39 (72) А.Н. Елагин, A.À. Филимонов и И.Г.Цмоць (53) 681. 325 (088. 8) (56) 1. Авторское свидетельство СССР

Р 408306, кл. G 06 F 7/38, 1973.

2. Авторское свидетельство СССР

У 924699, кл. G 06 F 7/50, 1982 (прототип) . (54)(57) ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО, содержащее генератор импульсов, два элемента И, два счетчика, два 2 -триггера, R5 -триггер, счетный триггер, коммутатор, элемент ИЛИ-HE и элемент И-НЕ, причем выход генератора импульсов соединен с первым входом первого элемента И, разрядные входы первого и второго счетчиков соединены с входами первого и второго операндов соответственно, выход второго элемента И является выходом разности устройства, информационные входы первого и второго D -триггеров соединеI ны с входом пуска устройства, тактовый вход первого Р -триггера соединен с выходом генератора импульсов, выход первого 3 -триггера — с вторим входом первого элемента И, третий вход которого соединен с выходом элемента И-НЕ, выход первого элемента И соединен со счетным входом счетного триггера и первым информационным входом коммутатора, второй информационный вход которого соединен с выходом счетного триггера, тактовым входом второго

3-триггера, счетными входами первого и второго счетчиков и первым входом второго элемента И, второй вход которого соединен с инверсным выходом

gS триггера и первым управляющим входом коммутатора, второй управляющий вход которого соединен с выходом второго Э -триггера, а третий управляющий вход коммутатора соединен с прямым выходом RS -триггера, вход установки которого соединен с входом начальной установки устройства и входами сброса второго 3 -триггера, счетного триггера, первого и второго счетчиков, выход переполнения первого счетчика соединен с первыми входами элементов И-НЕ и ИЛИ-НЕ, выход переполнения второго счетчика соединен с

Ф вторыми входами элементов И-НЕ и Е

ИЛИ-НЕ,. выход элемента ИЛИ-НŠ— с вхо-. дом сброса Рб-триггepa, выход коммутатора является выходом суммы устройства, о т л и ч а ю щ е е с. я тем, что, с целью расширения области Я применения путем получения возможности вычислять корень квадратный из суммы квадратов двух чисел, в него введены третий и четвертый Р -триггеры, третий, четвертый и пятый элементы И и элемент ИЛИ, причем первый вход третьего элемента И соединен с первым входом пятого элемента И и выходом первого элемента И, второй вход третьего элемента И соединен с инверсным выходом счетного трнггера, третий вход третьего элемента И " с первым входом четвертого элемента И, ф» входом. сброса четвертого 3 -триггера и выходом второго 3 -триггера, выход третьего элемента И соединен с первым входом элемента ИЛИ, второй вход которого соединен с выходом пятого элемента И, второй вход которого соединен с прямым выходом четвертого

1120315

40 Q"триггера, третий вход пятого элемента И соединен с тактовыми входами третьего и четвертого 3-триггеров и с прямым выходом счетного триггера, четвертый вход пятого элемента И вЂ” с прямым выходом Q5 -триггера, информационный вход четвертого Э -триггера с прямым выходом третьего 3 -триггера, инверсный выход которого соединен со своим информационным входом, вто-

Изобретение относится к вычислительной технике и может быть использовано в измерительно-информационных снстемах в качестве устройства обработки информации.

Известно вычислительное устройство, содержащее блок анализа единицы и нулей, блок равнозначности, триггеры запрета анализа единиц и нулей, группы элементов И, формирующие разности по несовпадению и по равенству, группы элементов ИЛИ, элементы И, HJlH, инверторы и триггер (1).

Ю

Однако данное устройство характеризуется большим объемом оборудования, невысоким быстродействием и ограниченными функциональными возможностями.

Наиболее близким к предлагаемому является вычислительное устройство, содержащее генератор импульсов, два счетчика, два Э-триггера, коммутатор, R5 -триггер, счетный триггер, два элемента И, элемент ИЛИ, элемент И-НЕ и элемент ИЛИ-НЕ 2 .

Однако для известного устройства характерны недостаточные функциональные возможности, не позволяющие производить одновременно с вычислением суммы и разности двух чисел вычисление квадратного корня из суммы квадратов двух чисел.

Цель изобретения г расширение области применения путем получения возможности вычислять корень квадрат35 ныи из суммы квадратов двух чисел одновременно с вычислением разности и суммы этих чисел.

Поставленная цель достигается тем, что вычислительное устройство, содержащее генератор импульсов, два.рой вход четвертого элемента И соединен с инверсным выходом четвертого D-триггера, выход четвертого элемента И соединен с входом сброса третьего D-триггера, выход элемента ИЛИ соединен с выходом корня квадратного из суммы квадратов двух чисел устройства, выход элемента И-НЕ является выходом конца вычислений устройства.

2 элемента И, два счетчика, два 3 -триггерА, R5 -триггер, счетный триггер, коммутатор, элемент ИЛИ-НЕ и элемент И-НЕ, причем выход генератора импульсов соединен с первым входом первого элемента И, разрядные входы первого и второго счетчиков соединены с входами первого и второго операндов соответственно, выход второго элемента И является выходом разности устройства, информационные входы первого и второго 3 -триггеров соединены с входом пуска устройства, тактовый вход первого 3 -триггера соединен с выходом генератора импульсов, выход первого Д -триггера — с вторым входом первого элемента И, третий вход которого соединен с выходом элемента И-НЕ, выход первого элемента И соединен со счетным входом счетного триггера и первым информационным входом коммутатора, второй информационный вход которого соединен с выходом счетного триггера, тактовым вхо-. дом второго 2 -триггера, счетными входами первого и второго счетчиков и первым входом второго элемента И, второй вход которого соединен с инверсным выходом Р5 -триггера и первым управляющим входом коммутатора, второй управляющий вход которого соединен с выходом второго Я -триггера, а третий управляющий вход коммутатора соединен с прямым выходом Р5-триггера, вход установки которого соединен с входом начальной установки устройства и входами сброса второго 3— триггера, счетного триггера, первого и второго счетчиков, выход переполнения первого счетчика соединен с первыми входами элементов И-HE u

3 11203

ИЛИ-НЕ, выход переполнения второго счетчика соединен с вторыми входами элементов И-НЕ и ИЛИ-НЕ, выход элемента ИЛИ-НŠ— с входом сброса R5триггера, выход коммутатора является выходом суммы устройства, дополни" .тельно содержит третйй и четвертый .

В-триггеры, третий, четвертый и пятый элементы И и элемент ИЛИ, причем первый вход третьего элемента И соединен с первым входом пятого элемента И и выходом первого элемента И, второй вход третьего элемента И соединен с инверсным выходом счетного триггера, третий вход третьего элемента И вЂ” с .. 1 первым входом четвертого элемента И, входом сброса четвертого )3 -триггера и выходом второго 2 -триггера, выход третьего элемента И соединен с первым входом элемента ИЛИ, второй вход которого соединен с выходом пятого элемента И, второй вход которого сое- динен с прямым выходом четвертого

Я-триггера, третий вход пятого элемента И соедийен с тактовыми входами третьего и четвертого ) -триггеров и . с прямым выходом счетного триггера, четвертый вход пятого элемента И— с прямым выходом Р5 -триггера, информационный вход четвертого 2 -тригге30 ра — с прямым выходом третьего 3— триггера, инверсный выход которого соединен со своим информационным входом, второй вход четвертого элемента И соединен с инверсным выходом . четвертого 9 -триггера, выход четвертого элемента И соединен с входом сброса третьего )) -триггера, выход элемента ИЛИ соединен с выходом корня квадратного из суммы квадратов двух чисел устройства, выход элемента -HE является выходом конца вычислений устройства.

На чертеже изображена функциональная схема вычислительного устройства.

Устройство содержит элемент И 1, 4 элемент ИЛИ 2, элемент И 3, D --триггеры 4 и 5, элемент И 6, коммутатор

7, R5 -триггер 8, Э -триггер 9, элемент -И 10, счетный триггер 11, счетчик 12, генератор 13 импульсов, элемент И 14, элемент ИЛИ-НЕ 15, 3-триггер 16, счетчик 17,элемент И-НЕ

18, вход 19 начальной установки, вход 20 пуска устройства, вход 21 первого числа, вход 22 второго числа, выход 23 корня квадратного из суммы квадратов, выход 24 суммы, выход 25 разности и выход 26 конца вычислений.

15 4

Вычисление квадратного корня из суммы квадратов в устройстве основано на использовании аглоритма приближенного вычисления (алгаритм дает максимальную относительную погрешность вычисления около 67).

Устройство работает следующим образам.

На вход 19 начальной установки поступает импульс начальной установки, который устанавливает к5 -триггер 8 в "1", а триггеры 9, 11 и счетчики 12, 17 — в "0". Логический "0" на выходе З -триггера 9 устанавливает ) -триггер 5 и через элемент И 3 )-триггер 4 в "0". В исходном состоянии в 3 -триггер 16 записан "0", который запрещает прохождение счетных импульсов через элемент И 14. На входы 21 и 22 поступают инверсные значения соответственно первого и второго числа, которые записываются в соответствующие счетчики 12 и 17. На шину

20 режима потенциалом логической "1" поступает сигнал "Работа", который передним фронтом счетных импульсов генератора 13 записывается в 3 -триггер 16. Сигнал логической " 1" на выходе 3 -триггера 16 разрешает прохождение счетных импульсов генератора

13 через элемент И 14, с выхода которого счетные импульсы поступают на счетный вход счетного триггера 11, работающего по отрицательному фронту, где .частота следования счетных импульсов делится на. два. Импульсы с выхода счетного триггера 1 1 поступают на счетные входы счетчиков 12 и 17 (которые работают по отрицательному фронту), содержимое которых по каждому импульсу увеличивается на единицу.

По первому отрицательному фронту на

С-входе Э -триггера 9 в него записывается " 1", которая поступает на второй управляющий вход коммутатора 7 и разрешает прохождение через него счетных импульсов с его первого информационного входа.

Логическая единица с выхода Э -триггера 9 поступает также на входы сброса 3 -триггеров 4 и 5, которые работают по отрицательному фронту, и разрешает запись информации в эти триггеры с D -входов. Импульсы, поступающие после установки 3 -триггера 9 в единичное состояние с выхода счетного триггера 11, управляют работой

5-триггеров 4 и 5 следующим образом: по первому импульсу в 5 -триггер 4 за1120315

5 писывается "1", а в 3 -триггер 5

"0", по второму импульсу в 2 -триггер

4 записывается "0", а в 3 -триггер 5—

"1", по третьему импульсу в 9 -триггер

5 записывается "0", а D -триггер 4 остается в нулевом состоянии, так как на установочном входе во время записи находится "0". По приходу последующих импульсов работа 3 -триггеров

4 и 5 проходит аналогично. 10

На выходе элемента И б (при наличии "1" на втором, третьем и четвер-, том входе) по приходу счетного импульса формируется импульс, длительность которого равна длительности 15 счетного импульса. Количество импульсов на выходе элемента И б равно 1/3 меньшего числа, а при равенстве чисел — 1/3 одного из чисел.

После того, как один из счетчиков 20

12 или 17 переполняется, на выходе эпемента ИЛИ-НЕ 15 формируется "0", кбторый поступает на вход сброса

R5-триггера 8 и устанавливает его в

"0". Изменение состояния Й5 -тригге- 25 ра 8 переключает кбьакутатор 7 в положение, при котором на er o выход поступают импульсы с выхода счетного триггера.

Переполнение следующего счетчика щ .приводит к тому, что на выходе элемента ИЛИ-НЕ 18 появляется сигнал

"Конец работы" (выход 26 конца вычислений), запрещающий прохождение счетных импульсов через элемент И 14.

Если числа, записанные в счетчики

12 и 17, оказываются равными, то снгналы переполнения с выходов счетчиков 12 и 17 устанавливаются по одному и ТоМу же счетному импульсу, 40

В этом случае на выходе элемента И-НЕ

18 появляется сигнал, запрещающий прохождение счетных импульсов через элемент И 14.

Таким образом, на выходе элемента ИЛИ 2 формируются импульсы, количество которых равно корню квадратному из суммы квадратов двух чисел, на выходе коммутатора 7, — импульсы, количество которых равно сумме двух чисел, а на выходе элемента И 10 импульсы, количество которых равно разности двух чисел.

Время вычисления, независимо от выполняемой операции, определяется из соотношений

2Т(А+1)+ (.6.„,при А)В

ычисл

2Т(В+1)+Тб„, при А<В где А,В - модули операйдов

Т8„- задержка срабатывания цепи блокировки, Т вЂ” период повторения счетных импульсов.

Период повторения счетных импульсов выбирается из следующих сообра жений и п где 1и — длительность счетного импульса;

1 и — длительность паузы.

Длительность счетного импульса ограничивается временем задержки срабатывания 3 -триггеров 9 и 16, т ° е, 1 „ ) 16 + <9 Длительность паузы между импульсами ограничивается временем задержки срабатывания счетчиков 12 и 17, элемента ИЛИ-НЕ 15, триггеров 8,и 11 и коммутатора 7, +" + <В+" + "1 ° и л 1 ., В 7 1

Таким ооразом, введение двух

)}-триггеров и трех элементов И и элемента ИЛИ позволяет расширить область применения устройства за счет получения возможности извлекать корень квадратный из суммы квадратов двух чисел одновременно с получением их суммы и разности.

1120315

Заказ 7743/36 Тираж 698

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Подписное

Филиал ППП "Патент", r.Óæãoðîä, ул.Проектная, 4

Составитель А.Казанский

Редактор И.Николайчук Техред С.Мигунова Корректор О. Билак