Устройство для моделирования канала связи

 

1. УСТРОЙСТВО ДЛЯ МОДЕЛИРОВАНИЯ КАНАЛА СВЯЗИ, содержащее последовательно соединенные генера тор случайного кода, блок задания законов распределенияi первый коммутатор и первый блок памяти, выходы которого являются выходами устройства и подключены соответственно к входам первой группы второго коммутатора , вторая группа входов которого подключена соответственно к второй rpyime выходов блока задания законов распределения, блок задания законов распределения состоит из идентичных .узлов, каждый из которых содержит группу регистров, группу сумматоров, первую и вторую группы элементовИ, группу схем сравнения, в каждом узле выходы первого регистра группы соединены с первыми входами соответствующих элементов И первой группы, выходы k-ro регистра группы ( К 2,N ) соединены соответственно с входами первой группы (k-l)-ro сумматора группы, вторая группа входов первого сумматора группы соединена соответственно с выходами первого регистра группы, вторая группа входов М -го сумматора группы ( М 2, N -1) соединена соответственно с выходами (М-1)-сумматора группы, выходы всех сумматоров группы подключены к первым входам соответствующих элементов И первой группы, выходы которых соединены с входами первой группы соответствующих схем сравнения группы, выход К -и схемы сравнения группы соединен с прямым входом ( К -1)-го элемента И второй группы, выход Р -и схемы сравнения группы ( Р 1, N -1) подключен к Р -м инверсным входам элементов И второй группы с номе (Л ром , большим Р, выход первой схемы сравнения группы и выходы элементов И второй группы являются COOT- . ветствующими выходами узла блока задания законов распределения, одноименные выходы всех узлов блока задания законов распределения объединены и являются соответствуюпшм выходом со ьо to со ь« первой группы блока .задания законов распределения, второй группой выходов которого являйтся выходы регистров группы всех узлов, а первой группой входов - блока задания законов распределения является вторая группа входов всех схем сравнения группы, отличающееся тем, что, с целью ра&ширения функциональных возможностей устройства путем обеспечения возможности идентификации характеристик канала связи, оно дополнительно содержит блок задержки, третий и четвертый коммутаторы, формирователь импульсов , второй и третий блоки памяти.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (И) g 1) G 06 F 15/20

ОПИСАНИЕ ИЗОБРЕТЕН 1Ф

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3604294/24-24 (22) 07.06.83 (46) 30.12.84. Бюл. ¹- 48 (72) В.И. Финаев и А.А. Дементьев (71) Таганрогский радиотехнический институт им. В. Д, Калмыкова (53) 691 333(088.8) (56) 1. Авторское свидетельство СССР по заявке № 3419861/18-24, кл. G 06 F 15/20, 1982.

2. Авторское свидетельство СССР по заявке ¹ 3558257/18-24, кл. G 06 F 15/20, 1983 (прототип). (54) (57) 1. УСТРОЙСТВО ДЛЯ МОДЕЛИРОВАНИЯ КАНАЛА СВЯЗИ, содержащее последовательно соединенные генератор случайного кода, блок задания законов распределения, первый коммутатор и первый блок памяти, выходы которого являются выходами устройства и подключены соответственно к входам первой группы второго коммутатора, вторая группа входов которого подключена соответственно к второй группе выходов блока задания законов распределения, блок задания законов распределения состоит из идентичных узлов, каждый из которых содержит группу регистров, группу сумматоров, первую и вторую группы элементов И, группу схем сравнения, в каждом узле выходы первого регистра группы соединены с первыми входами соответствующих элементов И первой группы, выходы (-го регистра группы (1(= 2, М ) соединены соответственно с входами первой группы (К -1)-ro сумматора группы, вторая группа входов первого сумматора группы соединена соответственно с выходами первого регистра группы, вторая группа входов М -ro сумматора группы (Щ = 2, М -1) соединена соответственно с выходами (М -1)-сумматора группы, выходы всех сумматоров группы подключены к первым входам соответствующих элементов И первой группы, выходы которых соединены с входами первой группы соответствующих схем сравнения группы, выход К -й схемы сравнения группы соединен с прямым входом (К -t)-го элемента И второй группы, выход .Р -й схемы сравнения группы (0 = 1, Й -1) подключен к P -м инверсным входам элементов И второй группы с номером. большим Р, выход первой схемы сравнения группы и выходы элементов И второй группы являются соответствующими выходами узла блока задания законов распределения, одноименные выходы всех узлов блока задания законов распределения объединены и являются соответствующим выходом первой группы блока .задания законов распределения, второй группой выходов которого явля(Отся выходы регистров группы всех узлов, а первой группой входов - блока задания законов распределения является вторая группа входов всех схем сравнения группы, отличающееся тем, что, с целью расширения функциональных возможностей устройства путем обеспечения возможности идентификации характеристик канала связи, оно дополнительно содержит блок задержки, третий и четвертый коммутаторы, формирователь импульсов, второй и третий блоки памяти, 11 схему сравнения кодов, блок пере,,счета вероятностей и блок управления, состоящий из последовательно соединенных первого элемента ИЛИ, первого триггера, генератора тактовых импульсов и распределителя импульсов, выход переполнения которого подключен к другому входу первого триггера, второго, третьего и четвертого элементов ИЛИ, формирователя импульса сброса, двух групп элементов И и второго. триггера, первая группа выходов распределителя импульсов соединена с соответствующими входами второго элемента

ИЛИ, первой группой входов третьего коммутатора и первыми входами элементов И первой группы, вторая группа выходов распределителя импульсов соединена соответственно с входами первой группы четвертого коммутатора и первыми входами элементов И второй группы, выходы элементов И первой и второй групп подключены к входам соответственно третьего и четвертого элементов ИЛИ, выходы которых соединены с первым и вторым входами второго триггера соответственно, выход второго элемента ИЛИ соединен с входом формирователя импульсов сброса, выход которого подключен к входу сброса блока пересчета вероятностей, первый и второй управляющие входы которого соединены соответственно с первым и вторым выходами второго триггера блока управления, вторые входы одноименных элементов И первой и второй групп блока управления объединены и подключены к одноименному выходу первого блока памяти, выходы первого блока памяти подключены к вторым входам элементов И первой группы соответствующего узла блока задания законов распределения и входам блока задержки, выходы которого подключены соответственно к входам третьей группы второго коммутатора и входам второй группы третьего и четвертого коммутаторов, выходы четвертого коммутатора соединены соответственно с входами регистров блока задания законов распределения, вторая группа выходов которого подключена соответственно к входам третьей группы третьего коммутатора, выходы которого и выходы второго коммутатора подключены соответственно к первым и вторым группам инфор32294 мационных входов блока пересчета вероятностей, выходы которого соеди° иены соответственно с третьей группой входов четвертого коммутатора, вход генератора случайного кода, являющийся тактовым входом устройства, соединен с тактовым входом первого блока памяти и входом формиро вателя импульсов, выход которого соединен.с. входами записи второго и третьего блоков памяти, информационные входы которых являются сооТ ветствующими информационными входами устройства, а выходы подключены к соответствующим входам схемы сравнения кодов, первый и второй выходы которой соединены соответственно с входами первого элемента ИЛИ блока управления и первым и вторым переключающими входами блока пересчета вероятностей, а блок пересчета вероятностей содержит восемь групп элементов И и четыре арифметических узла, входы сброса которых объединены и являются входом сброса блока, выходы арифметических узлов являются выходами блока, первые входы элементов И первой, второй, третьей и четвертой групп объединены и являются, первым управляющим входом блока, первые входы элементов И пятой, шестой, седьмой и восьмой групп объединены и являются вторым управляющим входом блока, вторые входьг элементов И первой, второй, пятой и шестой групп объединены и являются первым переключающим входом блока, вторые входы элементов И третьей, четвертой, седьмой и восьмой групп объединены и являются вторым переключающим входом блока, третьи входы одноименных элементов И первой, третьей, пятой и седьмой групп элементов И объединены и являются соответствующим входом первой группы информационных входов блока, третьи входы одноименных элементов И второй,.четвертой, шестой и восьмой групп элементов

И объединены и являются соответствующим входом второй группы информационных входов блока, выходы элементов И первой и второй групп соединены соответственно с информационными входами первого арифметического узла, выходы элементов И третьей и четвертой групп соединены соответственно с информационными входами второго арифметического

132294

1 узла, выходы элементов И пятой и шестой групп соединены соответственно с информационными входами третьего арифметического узла, а выходы элементов И седьмой и восьмой групп соединены соответственно с информационными входами четвертого арифметического узла.

2е Устроиство по па 1 о т л и ч а ю щ е е с я тем, что первый и второй арифметические узлы блока пересчета вероятностей содержат последовательно соединенные первый регистр, умножитель, сумматор и делитель, выходы которого являются выходами арифметического узла, другой вход сумматора подключен к выходу второго регистра, входы сбро.са умножителя, сумматора и делителя объединены и являются входом сброса арифметического узла, инфор-; мационные входы умножителя и дели теля являются соответствующими информационными входами арифметичес. кого узла.

3. Устройство по пп. 1 и 2, о т л и ч а ю щ е е с я тем, что третий и четвертый арифметические узлы блока пересчета вероятностей содержат последовательно соединенные первый регистр, первый умножи" тель, сумматор, делитель и второй умножитель, выходы которого являются выходами арифметического уз/ ла, другие входы сумматора и второго умножителя подключены соответственно к выходам второго и третьего регистров, входы сброса перного и второго умножителей, сумматора и делителя объединены и являются входом сброса арифметического узла, информационные входы первого умножителя и делителя являются соответствующими информационными входами арифметического узла.

Изобретение относится к вычислительной технике и может быть использовано как специальное вычислительное моделирующее устройство для индентификации стохастических характеристик канала передачи дискретной информации.

Известно устройство, содержащее блок задания законов распределений, блок генерации случайного кода, генератор тактовых импульсов, генератор случайного напряжения, элементы И и ИЛИ, блоки памяти, элементов И и блока задания времени ожидания, причем выход генератора 15 тактовых импульсов соединен с первыми=-входами элемента И и блока задания времени ожидания, второй вход которого соединей с выходом генератора случайного напряжения, а тре- 20 тий — с первым входом блока элементов И, выходом элемента И и первым входом блока генерации случайноГо кода, выходы которого соединены с первыми входами блока задания зако- 25 нов распределений, выходы которого соединены с вторыми входами блока элементов И, выходы которого соеди2

1 нены с входами блока памяти, выходы которого соединены с вторыми входами блока задания закона распределений и с четвертыми входами блока задания времени ожидания, выходыкоторого соединены с выходными шинами и входами элемента ИЛИ, выход которого соединен с вторыми входами элемента И и блока генерации слу-. чайного кода j1) .

Однако данное устройство характеризуется недостаточными функциональными возможностями для моделирования функциональных каналов передачи дискретной информации вследствие отсутствия возможностей анализа искажений кодовых комбинаций в процессе передачи и коррекции матрицы переходных вероятностей.

Наиболее близким к предлагаемому является устройствоу содержащее последовательно соединенные генератор тактовых импульсов, элемент И, блок генерации случайного кода, блок задания законов распределения, первый коммутатор, первый блок памяти, второй коммутатор и блок задания времени ожидания, выход которого

1132294 подключен к другому входу элемента

И, выход генератора тактовых импульсов подключен к синхронизирующим входам блока задания времени ожидания и блока генерации соббщений, выходы которого соединены соответственно с входами блока анализа сообщений, вторыми входами соединенного с выходами первого блока памяти, и блока задания матрицы переходных ц» вероятностей, выходы которого подключены к другим входам блока задания закона распределения, выход элемента И соединен с управляющим входом первого коммутатора и блока генерации случайных интервалов времени, выходы которого соединены- с входами второй группы второго коммута— тора, третья группа .входов которого подключена к соответствующей группе выходов блока задания законов распределения (2) .

В процессе работы происходит определение переходных вероятностей (априорно незаданных), которые

25 характеризуют марковский процесс.

Однако известное устройство в силу ограниченности функциональных возможностей не может идентифицировать стохастические характеристики ка-. нала передачи дискретной информации, так как нет возможности анализа существующих искажений кодов в канале. B то же время процесс передачи и искажения кодовых комбинацийв канале является марковским и его можно описать матрицей переходных вероятностей, элемент которой характеризует переход из состояния передачи кодов с i ошибками в сос-.

4Q тояние передачи кодов с j ошибкаМИе

Цель изобретения — расширение функциональных возможностей путем идентификации характеристик каналов связи

Указанная цель достигается тем, что в устройство для моделирования канала связи, содержащее последовательно соединенные генератор случайного кода, блок задания законов распределения, первый коммутатор и первый блок памяти, выхо.ды которого являются выходами устройства и подключены соответствен-но к входам первой группы второго коммутатора, вторая группа входов которого подключена соответственно к второй группе выходов блока задания законов распределения, блок задания законов распределения состоит из идентичных узлов, каждый из которых содержит группу регистров, группу сумматоров, первую и вторую группы элементов И и группу схем сравнения, в каждом узле выходы первого регистра группы соединены с первыми входами соответствующих элементов И первой группы, выходы

К-ro регистра группы (» = 2,N ) соединены соответственно с входами первой группы (К -1)-го сумматора группы, вторая группа входов первого сумматора группы соединена соответственно с выходами первого регистра группы, вторая группа входов

И-ro сумматора группы (l6 = 2, N -i) соединена соответственно с выходами (hA -1)-ro сумматора группы, выходы всех сумматоров группы подключены к первым входам соответствующих элементов И первой группы, выходы которых соединены с входами первой -группы соответствующих схем сравнения группы, выход К-й схемы сравнения группы соединен с прямым входом (k -1)-го элемента И второй группы, выход Г -й схемы сравнения группы (D = 1, М вЂ” I) .подключен к

P-ì инверсным входам элементов И второй группы с номером, большим

Р, выход первой схемы сравнения группы и выходы элементов И второй rpynmi являются соответствующими выходами узла блока задания законов распределения, одноименные, выходы всех узлов блока задания законов распределения объединены и являются соответствующим выходом первой группы блока задания законов распределения, второй группой выходов которого являются выходы регистров группы всех узлов, а первой группой входов блока задания законов распределения является вторая группа входов всех схем сравнения группы, введены блок задержки, третий и четвертый коммутаторы, формирователь импульсов, второй и третий блоки памяти, схему сравнения кодов, блок пересчета вероятностей и блок управления, состоящий из последовательно соединенных первого элемента ИЛИ, первого триггера, генератора тактовых импульсов и распределителя импульсов, выход переполнения которого подключен к другому в

1132294

ЗО

55 входу первого триггера, второго, третьего и четвертого элементов ИЛИ, формирователя импульса сброса, двух групп элементов И и второго триггера, первая группа выходов распределителя импульсов соединена с соответствующими входами второго элемента ИЛИ, первой группой входов третьего коммутатора и первыми входами элементов И первой группы, вторая группа выходов распределителя импульсов соединена соответственно

:с входами первой группы четвертого. коммутатора и первыми входами элементов И второй группы, выходы элементов И первой и второй групп подключены к входам соответственно третьего и четвертого элементов ИЛИ, выходы которых соединены с первым и вторым входами второго триггера собтветственно, выход второго элемента ИЛИ соединен с входом формирователя импульсов сброса, выход которого подключен к входу сброса блока пересчета вероятностей, первый и второй управляющий входы которого соединены соответственно с первым и вторым выходами второго триггера блока управления, вторые входы одноименных элементов И первой и второй групп блока управления объединены и подключены к одноименному выходу первого блока памяти, выходы первого блока памяти подключены к вторым входам элементов И первой группы соответствующего узла блока задания законов распределения и входам блока задержки, выходы которого подключены соответственно к входам третьей группы третьего коммутатора и входам второй группы третьего и четвертого коммутаторов, выходы четвертого коммутатора соединены соответственно с входами регистров блока задания законов распределения, вторая группа выходов KQToporo подключена соответственно к входам третьей группы третьего коммутатора, выходы которого и выходы второго коммутатора подключены соответственно к первым и вторым группам информационных входов блока пересчета вероятностей, выходы которого соеди-, нены соответственно с третьей группой входов четвертого коммутатора, вход генератора случайного кода, являющийся тактовым входом устройства, соединен с тактовым входом первого блока памяти и входом формирователя импульсов, выход кото†рого соединен с входами записи второго и третьего блоков памяти, информационные входы которых являются соответствующими информационными входами устройства, а выходы подключены к соответствующим входам схемы сравнения кодов, первый и вто" рой выходы которой соединены соответственно с входами первого элемента ИЛИ блока управления и первым и вторым переключающим входами блока пересчета вероятностей, а блок пересчета вероятностей содержит восемь групп элементов И и четыре арифметических узла, входы сброса которых объединены и являют( ся входом сброса блока, выходы арифметических узлов являются выходами блока, первые входы элементов И первой, второй, третьей и четвертой групп объединены и являются первым управляющим входом блока, первые входы элементов И пятой, шестой. седьмой и восьмой групп объединены и являются вторьм управ-, ляющим входом блока, вторые входы элементов И первой, второй, пятой и,шестой групп объединены и являются первым переключающим входом блока, вторые входы элементов И третьей, четвертой, седьмой и восЬмой групп объединены и являются вторым переключающим входом блока, третьи входы одноименных элементов

И первой, третьей, пятой и седьмой групп элементов И объединены и являются соответствующим входом первой группы информационных входов блока, третьи входы одноименных элементов И второй, четвертой, шестой и восьмой групп элементов И ( объединены и являются соответствующим входом второй группы информационных входов блока, выходы элементов И первой и второй групп соединены соответственно с информационными входами первого арифметического узла, выходы элементов

И третьей и четвертой групп соединены соответственно с информационными входами второго арифметического узла, выходы элементов И пятой и шестой групп соединены соответственно с информационными входами третьего арифметического узла, а вы7. 1 ходы элементов И седьмой и восьмой групп соединены соответственно с информационными входами четвертого арифметического узла °

Первый и второй арифметические .узлы, блока пересчета вероятностей содержат последовательно соединенные первый регистр, умножитель, сум.матор и делитель, выходы которого являются выходами арифметического узла, другой вход сумматора подклю- чен к выходу второго регистра, входы сброса умножителя, сумматора и . делителя объединены и являются входами сброса арифметического узла, информационные входы умножителя и делителя являются соответствующими информационными входами арифметического узла.

Третий и четвертый арифметические узлы блока пересчета вероятностей содержат последовательно соединенные первый регистр, первый умножитель, сумматор, делитель и второй умножитель, выходы которого являются выходами арифметического узла, другие входы сумматора и второго умножителя подключены соответственно к выходам второго н третьего регистров, входы сброса первого и второго умножителей, сумматора и делителя объединены и являются входом сброса арифметического узла, информационные входы первого умножителя и делителя являются соответствующи-. ми информационными входами арифметического узла.

На фиг. 1 приведена структурная. схема предлагаемого устройства, на фиг. 2 — функциональная схема одного узла блока задания законов распределения, на фиг. 3 — функциональная схема блока управления, на фиг. 4 - структурная схема блока пересчета переходных вероятностей на фиг. 5 — функциональная схема первого арифметического узла, на .фиг. 6 — функциональная схема второго арифметического узла.

Структурная схема устройства содержит тактовый вход 1, формирова- тель 2 импульсов, представляющий собой дифференцирующую цепь с диодом и выделяющий задний фронт импульса, генератор 3 случайного кода, первый коммутатор 4, блок 5 задания законов распределений, выходы 6 устройства, блок 7 задержки, второй ком1О

55 нов распределения (фиг. 2) содержит группу схем 19 сравнения, первую

20 и вторую 21 группы элементов И, группу регистров 22, группу сумматоров 23.

Блок 9 управления (фиг. 3) содержит первый элемент ИЛИ 24, первый триггер 25, генератор 28 тактовых импульсов, распределитель 27 импульсов, второй элемент ИЛИ. 28, формирователь 29 импульсов сброса, первую 30 и вторую 31 группы элементов

И, третий 32 и четвертый 33. элементы ИЛИ, второй триггер 34, выход

35 сброса, первый 36 и второй 37 управляющий выходы.

Блок 13 пересчета (фиг. 4) вероятностей содержит первый 38 и второй 39 переключающий входы первую— восьмую группы 40-47 элементов И первый — четвертый арифметические ,узлы 48-51.

Первый 48 и второй 49 арифметические узлы содержат (фиг. 5) первый регистр 52, умножитель 53, сумматор 54, делитель 55 и второй регистр 56.

Третий 50 и четвертый 51 арифме. тические узлы содержат (фиг. 6) первый регистр 57, первый умножитель

58, сумматор 59, делитель 60, второй умнажитель 61, второй 62 и третий 63 регистры.

Устройство работает следующим образом.

- По первому входу I подаются тактовые сигналы, период следования которых определяется временем передачи одной кодовой комбинации по каналу связи, т.е. длина периода равна произведению длины передаваемого кода на длительность элементарного импульса. Передаваемая в канал связи кодовая комбинация записывается по вторым входам 17 во второй блок памяти 15, а принятая из канала связи кодовая комбинация записывается по третьим входам 18 в третий блок памяти 16. Принцип

132294 Р мутатор 8, блок 9 управления, первый блок памяти 10, третий коммутатор 11, четвертый коммутатор 12, блок 13 пересчета вероятностей, схему 14 сравнения кодов, второй 15 третий 16 блоки памяти, представляющие собой регистры, а также информационные входы 17 и 18.

Каждый узел блока 5 задания зако9 1132294 действия устройства строится на базе вероятностного автомата с перестраиваемой структурой и его способе функционирования. Известно, что формально вероятностный автомат с перестраиваемой структурой описывается функцией переходов, заданной в виде матрицы переходных вероятностей, и функцией выходов, которая для данного случая однозначно опре- 10 деляется состояниями автомата. Процесс передачи и искажения сообщений в канале связи также является марковским и может быть промоделирован на языке вероятностного авто- 15 мата, т.е. описан матрицей переходных вероятностей, элемент Р; которой есть вероятность перехода из состояния передачи с i ошибками в к кодовой комбинации в состояние пе- 20 редачи с j ошибками на последующем такте.

Вероятностный автомат взаимодействует с внешней средой, выдавая управляющие воздействия, и получа- 25 ет от среды сигналы Штраф" и "Поощрение". В зависимости от этих сиг-. налов происходит пересчет элементов матрицы переходных вероятностей оптимальным образом, т.е. ав- томат вырабатывает оптимальные сигналы управления и меняет для достижения этой цели структуру матрицы.

Полученная матрица является моделью среды, в которой работал автомат.

Таким образом, применяя автомат с перестраиваемой структурой для процесса управления выбором помехоустойчивого кода, можно идентифицировать неизвестные коэффициенты матрицы переходных вероятностей, которая будет моделью канала передачи дискретной информации и определит его стохастические характеристики.

I э Р(з ° ° э щ ЭРЛА ° ° ° ° э ЛЛ

Пусть в начальный момент времени в регистрах 23 блока 5 за-! дания законов распределения записаны любые величины вероятностей

Р (i, j = 1, и) матрицы Р

Ч причем вероятности в каждой строке нормированны по величине.

Алгоритм работы устройства в целом определяется следующим образом.

Синхронизация работы блоков устройства производится импульсами тактовой частиты, подаваемыми на вход 1. Предположим, что в момент

t на выходе 6 имеется управляющий потенциал, т.е. в канале связи передается и принимается кодовая комбинация с i-1 ошибкой. По входам 17 во второй блок памяти 15 была записана кодовая комбинация на входе канала, а по входам 18 в третий блок памяти 16 была записана кодовая комбинация на выходе канала.

Схема 14 сравнения кодов при одинаковых кодовых комбинациях в блоках

15 и 16 выдает сигнал на первом вы- ходе. Если же произошло искажение, т.е. кодовые комбинации в блоках

15 и 16 неодинаковы (неравны поразрядно), то сигнал появляется на втором выходе блока 14. Сигнал на первом выходе рассматривается как сигнал "Поощрение", а сигнал на вто втором цыходе блока 14 рассматривается как сигнал "Штраф .

Элементы i-й строки матрицы Р1 хранящиеся в i узле блока 5, пересчитываются в зависимости от сигнала "Штраф" или "Поощрение". Процедура пересчета организуется блоком 9 управления, причем через второй 8 и третий 11 коммутаторы в блок 13 пересчета вероятностей подаются коды вероятностей Р,", а через четвертый коммутатор 12 в блок задания законов распределений подаются пересчитанные в блоке 13 новые значения вероятностей. При появлении очередного сигнала по входу

1 генератор 3 случайного кода вырабатывает код числа, равномерно распределенного в интервале от нуля до единицы. Блок 5 задания законов распределения вырабатывает очередной управляющий сигнал. Известно, что процесс идентификации с приме50 нением вероятностного. автомата с перестраиваемой структурой является сходящимся, т.е. по истечению определенного отрезка времени в регистрах 22 блока 5 будут сформиро55 ваны коды вероятностей матрицы переходных вероятностей Р, которая является моделью канала передачи дискретной информации.

1132294

15

Р, Р ° . ° P

И Ип

tl k

Р х

На входы 17 и 18 устройства приходят сигналы о элементах кода, поступающие в исследуемый канал связи и приходящие из него соответственно. Во втором 15 и третьем 16 блоках памяти кодовые комбинации за поминаются и поэлементно поступают соответственно на входы схемы 14 сравнения кодов, в которой происходит сравнение соответствующих 10 элементарных посылок. С выходов схемы 14 сравнения снимаются сигналы.

Сигнал "Штраф формируется в случае, когда в исследуемом. канале связи произошло искажение передаваемого символа, сигнал "Поощрение" формируется в случае, если такого искажения не произошло. Также импульсом по первому входу 1 открывается первый коммутатор 4, а генератор 3 20 случайного кода выдает сигнал (число), равномерно распределенный. в интервале от нуля до единицы, на входы блока 5 задания законов распределения (фиг. 2). 25

Устройство работает дискретно, переключая состояния своих выходов

6 в дискретные моменты времени t;,, Выбор нового еостояния осуществляется в соответствии с Р матрицей пе-. реходных вероятностей, элементы которой (вероятности перехода) хранят-. ся в регистрах 22 блока 5 задания законов распределения. Пусть в момент времени t 1 автомат находит-. ся в i — м состоянии, т.е ° на выходе

6„, имеется потенциал, в этом случае на соответствующий второй вход 6; блока 5 подается потенциал. Допустим, что процесс пересчета строки переходных вероятностей. матрицы

Р закончен и новые значения вероятностей занесены в регистры 22 блока 5.

В регистрах 22 блока 5 задания законов распределений хранятся коды переходных вероятностей матрицы причем код 11 ранится в регистре

22;,, à i-я строка матрицы хранит- 55 ся в регистрах 22 i-ro узла блока

5. На выходе сумматоров i-ro узла блока 5 хранится строка

1 11 1

Р + Р + ° ° ° + Р 1 iZ ™ in

Код, подаваемый от блока 3 в блок 5, обозначим Б. Код Б подается на первые входы схем 19 сравнения.

Поскольку на входе 61 имеется разрешающий потенциал с выхода устройства, то будут открыты первые элементы И 20, а А — коды чисел стро» ки матрицы Р;,, "Р;, + Р„ <,, i-го узла блока 5, и коды чисел А из регистра 22 1 и регистров 22 in поступят на вторые входы схем сравнения 19. Если код числа А1 Б, то на выходе схемы сравнения 19 будет единичный потенциал. Учитывая, что j = 1, и» единичный потенциал будет на выходах и других схем 19 сравнения, для которых выполняется условие сравнения, Однако единичный потенциал будет лишь íà j-м выходе i-узла блока 5. Со вторых. выходов блока 5 снимаются коды переходных вероятностей P" регистр) ров 22.

Потенциал с выхода блока 5 поступит на соответствующий вход первого коммутатора 4 и через него на i-й вход первого блока памяти

10» напряжение появится на выходе

6 устройства. Автомат перейдет, в

j-e состояние из предыдущего i-ro.

Допустим схема 14 сравнения на данное действие автомата выдала

"Поощрение", т.е. на первом выходе

38 блока оценки управления появился потенциал, а на втором выходе

39 - нуль. В этом случае значение вероятностей перехода i-й строки матрицы P должны быть пересчитаны согласно формулам где P — коэффициент, значение которого больше единицы.

Очевидно, что после пересчета условие нормирования удовлетворяется.

После перехода автомата в i-e состояние потенциал на выходах блока задержек 7 сохраняется на i-м выходе 6, так как элементы задерж13! 132

55 ки времени задерживают сигнал на время, равное периоду следования тактовых импульсов с входа 1, а устройство в это время находится в

j-м состоянии, 5

Пересчет вероятностей по формулам (1) производится в блоке 13 пересчета вероятностей.

Второй коммутатор 8 в зависимости от сигналов с блоков 10 и 7 вы- to деляет код вероятности перехода Р,"

Процессом пересчета управляет блок 9 управления. С появлением потенциала на первом выходе схемы на первый вход первого элемента ИЛИ 24 подается сигнал, который проходит через него и опрокидывает первый триггер 25 в единичное состояние.

Триггер 25 запускает генератор 26, тактовая частота прямоугольных им- 20 пульсов которого по крайней мере в

2д, +1 раз больше частоты тактовых импульсов, так как необходимо закончить процесс. пересчета к моменту появления очередного тактового 25 импульса. Генератор 26 запускает распределитель 27 сигналов, импульсы на выходах которого появляются последовательно во времени.

С появлением импульса на первом зО выходе первой группы выходов распределителя 27 по переднему фронту через второй элемент ИЛИ 28 и формирователь 29 сигнала сброса с выхода 35 блока 9 на вход блока 13 пода35 ется сигнал сброса, который обнуляет все элементы памяти блока 13.

Кроме того, потенциал с первого выхода распределителя 27 подается на соответствующий вход третьего комму- 4О татора 11. На i-м входе второй группы второго коммутатора 11 от блока формирования задержек 7 имеется потенциал и в результате через втоРой коммутатор проходит от блока 5 код числа P.

Данный код поступает на входы бло,блока 13 пересчета. На нулевом выходе второго триггера 34 имеется потенциал, который с выхода 37 блока. 9 управления подается на второй

50 вход 37 блока 13 пересчета.

Рассмотрим как производится пересчет значения кода P в блоке 13 пересчета 13.

На входе 37 блока 13 и на входе

38 имеются потенциалы, т.е. открыты первые.и вторые элементы И 40

294 )4 и 41. Код числа Р;, от блока 11 и код числа- P " от блдка 8 через элеф1 менты И поступают на входы первого арифметического узла 48. В данном арифметическом узле 48 в первом

52 и втором 56 регистрах хранятся соответственно коды числа Р -1 и 1.

Тогда на выходе арифметического узла будет сформировано число

Р;, 144(P-1) РР;1

По входу 35 первый арифметический узел был предварительно переве-.. ден в нулевое состояние.

Таким образом, на выходах блока 13 пересчета будет сформирован код числа P 1 (t + 1), который будет подан через четвертый коммутатор

12 на вход соответствующего регистра 22 и блока 5 после появления сигнала на первом выходе второй . группы распределителя 27 импульсов блока 9 управления.

При появлении импульса на j-м выходе первой группы распределителя

27 блока управления через третий элемент ИЛИ 32, т.е. открыт элемент

И 30,1, опрокидывается триггер 34 и сигнал появляется на его выходе 36.

Под воздействием этого сигнала в блоке пересчета отключается первый арифметический узел 48 и включается в работу третий арифметический узел 50, в регистрах 57, 62 и 63 хранятся соответственно числа (. P — 1), 1 и P . На входы делителя

60 и умножителя 38 подается одно и то же значение Р, а арифметический узел 50 вычйсляет значение

Р;381 8 р;;Ям1= (j=i, 1(р 1р которое при появлении сигнала на

j-м выходе второй группы распределителя 27 поступает через четвертый коммутатор в соответствующий регистр блока 5. При этом опрокидывается триггер 34, появляется сигнал на его выходе 37.и в дальнейшем, так как все остальные элементы И 30 и 31 закрыты, работает только первый арифметический узел

48, осуществляя вычисления по второй формуле выражения (1).

Предположим, что при переходе устройств в j-e состояние из i-го схемой 14 сравнения был выдан сиг16

1132294

171 1УВ 17т 1Вю 1ВВ 18т нал "Штраф" — появилось напряжение на входе 39 блока 13. В этом случае пересчет вероятностей должен быть произведен по формулам (1), причем значение должно быть меньше единицы.

В этом случае пересчет производится аналогично изложенному, только работают арифметические узлы

49 и 51, в регистрах которых записано соответствующее значение.

По окончанию пересчета на выходе распределителя 27 появится потенциал, который установит триггер

25 в исходное состояние и тем самым будет остановлен генератор 26.

Затем при появлении очередного тактового импульса с входа 1 автомат из j-го состояния перейдет в последующее.. Процесс пересчета

5 вероятностей )-й строки матрицы

P произойдет аналогично и будет продолжаться до тех пор, пока не будет установлено, что изменение вероятностей происходит на величину, меньшую установленной точности исследований при идентификации характеристик канала связи.

Идентификация вероятностных характеристик канала связи позволит организовать оптимальную передачу сообщений путем обеспечения оптимальной информационной скорости.

1132294

1132294

ФИ1Я

1132294

От Ул.1f

1132294

Составитель В. Фукалов

Техред О,Вашишина Корректор A Ильин

Редактор Л. Пчелинская

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

Заказ 9793/41 Тираж 698 - Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5