Вычислительное устройство

 

ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО, содержащее первый и второй элементы с управляемой проводимостью, выпол .ненные на полевых транзисторах, первое цифровое управляемое сопротивление , первый вывод которого соединен с первым выводом первого ключа, второе цифровое управляемое опротивление , выводы которого подключены к истокам соответственно первого и второго полевых транзисторов, затворы которых являются соответственно первым и вторым входами устройства, первый масштабный резистор, первый вывод которого соединен с вторым выводом первого цифрового управляемого сопротивления и и первым выводом источника питания, второй масштабный резистор, первый вьшод которого подключен к первому выводу третьего цифрового управляемого сопротивления, к истоку первого полевого транзистора и к первому входу нуль-органа, второй вход которого соединен с вторым выводом первого ключа, второй вывод второго масштабного резистора через Ьторой ключ подклю(чен к первому выводу четвертого цифрового управляемого сопротивления, к истоку второго полевого транзистора и второму выводу источника питания, первый вывод первого масштабного резистора через третий ключ соединен с вторым выводом третьего цифрового управляемого сопротивления, второй вывод четвертого цифрового управляемого сопротивления через четвертый ключ подключен к второму входу нуль-органа, второй вывод первого масштабного резистора через пятый ключ соединен с вторым входом нуль-органа, выход которого подключен к входу блока управления , выход которого соединен с -управляющим входом второго цифрового управляемого сопротивления, с первым входом коммутатора кодов и входом дешифратора, выход которого подключен к входу блока отсчета, выход коммутатора кодов соединен с управляющим входом первого цифрового управляе мого сопротивления, второй вход коммутатора кодов, управляющие входы третьего и четвертого цифровых управляемых сопротивлений являются соответственно первым, вторым и третьим установочными входами устройства, отличающееся тем, что, с целью расширения класса решаемых задач , в него введены естой и седьмой ключи, причем сток первого полевого транзистора через, шестой ключ соединен с вторым выводом первого цифрового управляемого сопротивления, сток второго полевого транзистора через седьмой ключ подключен к второму выводу первого ключа.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

297 А (19) (1!) 3 (51) ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕ

К ABTOPCHOMV СВИДЕТЕЛЬСТВ,Ф (21) 3639567/24-24 (22) 01. 09. 83 (46) 30.12.84 Бюл. Ф 48 (72) В. Б. Ибрагимов (71) Специальное конструкторское бюро геофизического приборостроения

Института геологии АН АЗССР (53) 681. 335 (088. 8) (56) 1. Смолов В. Б. и др. Мостовые вычислительные устройства. Л., "Энергия", 1971, с. 4-6, рис. В-2 в.

2. Авторское свидетельство СССР по заявке У 3494438/18-24, кл. G 06 С 7/12, 1982 (прототип). (54)(57) ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО, содержащее первый и второй элементы с управляемой проводимостью, выполненные на полевых транзисторах, первое цифровое управляемое сопротивление, первый вывод которого соединен с первым выводом первого ключа, второе цифровое управляемое сопротивление, выводы которого подключены к истокам соответственно первого и второго полевых транзисторов, затворы которых являются соответственно первым и вторым входами устройства, первый масштабный резистор, первый вы-, вод которого соединен с вторым выводом первого цифрового управляемого сопротивления и с первым выводом источника питания, второй масштабный резистор, первый вывод которого подключен к первому выводу третьего цифрового управляемого сопротивления, к истоку первого полевого транзистора и к первому входу нуль-органа, второй вход которого соединен с вторым выводом первого ключа, второй вывод второго масштабного резистора через второй ключ подключен к перво- . му выводу четвертого цифрового управляемого сопротивления, к истоку второго полевого транзистора и второму выводу источника питания, первый вывод первого масштабного резистора через третий ключ соединен с вторым выводом третьего цифрового управляемого сопротивления, второй вывод четвертого цифрового управляемого сопротивления через четвертый ключ подключен к второму входу нуль-органа, второй вывод первого масштабного резистора через пятый ключ соединен с вторым входом нуль-органа, выход ко- Е

O торого подключен к входу блока управления, выход которого соединен с -управляющиИ входом второго цифрового управляемого сопротивления, с первым входом коммутатора кодов и входом .дешифратора, выход которого подключен к входу блока отсчета, выход коммутатора кодов соединен с управляющим входом первого цифрового управляемого сопротивления, второй вход коммутатора кодов, управлякнцие входы третьего и четвертого цифровых управляемых сопротивлений являются соответственно первым, вторым и третьим установочными входами устройства, о т л и ч а ю щ е е с я . тем, что, с целью расширения класса решаемых saдач, в него введены шестой и седьмой а ключи, причем сток первого полевого транзистора через. шестой ключ соединен с вторым выводом первого цифрового управляемого сопротивления, сток второго полевого транзистора через седьмой ключ подключен к второму выводу первого ключа.

1132297. Изобретение относится к электрическим вычислительным устройствам и может быть использовано в аналоговых вычислительных машинах.

Известно- вычислительное устройство, содержащее четыре цифровых управляемых сопротивления, включенные по мостовой схеме, усилитель разбаланса, преобразователь аналог — код (1) .

Однако устройство решает сравни- 1О тельно малый класс задач.

Наиболее близким к изобретению является вычислительное устройство; содержащее первый и второй элементы с управляемой проводимостью, выполненные на полевых транзисторах, первое цифровое управляемое сопротивление, первый вывод которого соединен с первым выводом первого ключа, вто- щ рое цифровое управляемое сопротивление, выводы которого подключены к истокам соответственно первого и второго полевых транзисторов, затворы которых являются соответственно пер- 25

BbIM и вторым входами устройства, первый масштабный резистор, первый вывод которого соединен с вторым выводом первого цифрового управляемого сопротивления и с первым выводом источника питания, второй масштабный резистор, первый вывод которого подключен к первому выводу третьего цифрового управляемого сопротивления, к истоку первого полевого транзисто35 ра и к первому входу нуль-органа, второй вход которого соединен с вторым выводом первого ключа, второй вывод .второго масштабного резистора через второй ключ подключен к перво" му выводу четвертого цифрового управляемого сопротивления, к истоку второго полевого транзистора и второму выводу источника питания, первый вывод первого масштабного резистора

45 через третий ключ соединен с вторым выводом третьего цифрового управляемого сопротивления, второй вывод четвертого цифрового управляемого сопротивления через четвертый ключ подключен .к второму входу нуль-органа, 50 второй вывод первого масштабного резистора через пятый ключ соединен с вторым входом нуль-органа, выход которого подключен к входу блока управления, выход которого соединен с 55

4 управляющим входом второго цифрового управляемого сопротивления, с первым входом коммутатора кодов и входом дешифратора, выход которого подключен к входу блока отсчета, выход коммутатора кодов соединен с управляющим входом первого цифрового управляемого сопротивления, второй вход коммутатора кодов, управляющие входы третьего и четвертого цифровых управляемых сопротивлений являются соответственно первым, вторым и третьим установочными входами устройства, сток первого полевого транзистора соединен с вторым выводом первого цифрового управляемого сопротивления, второй вывод первого ключа соединен со стоком второго полевого транзистора (2) .

Недостатком устройства является сравнительно узкий класс решаемых задач.

Цель изобретения — расширение класса решаемых задач.

Цель достигается тем, что в вычислительное устройство, содержащее первый и второй элементы с управляемой проводимостью, выполненные на полевых транзисторах, первое цифровое управляемое сопротивление, первый вывод которого соединен с первым выводом первого ключа, второе цифровое управляемое сопротивление, выводы которого подключены к истокам соответственно первого и второго полевых транзисторов, затворы которых являются соответственно перрым и вторым входами устройства, первый масштабный резистор, первый вывод которого соединен с вторым выводом первого цифрового управляемого сопротивления и с первым выводом источника питания, второй масштабный резистор, первый вывод которого подключен к первому выводу третьего цифрового управляемого сопротивления, к истоку первого полевого транзистора и к первому входу нуль-органа, второй вход которого соединен с вторым выводом первого ключа, второй вывод второго масштабного резистора через второй ключ подключен к первому выводу четвертого цифрового управляемого сопротивления, к истоку второго полевого транзистора и второму выводу источника литания, первый вывод первого масштабного резистора через третий ключ соединен с вторым выводом третьего цифрового управляемого сопротивления, второй вывод четвертого цифрового управляемого

11 32 сопротивления через четвертый ключ подключен к второму входу нуль-органа, второй вывод первого масштабного резистора через пятый ключ соединен с вторым входом нуль-органа, выход которого подключен к входу блока управления, выход которого соединен с управляющим входом второго цифрового управляемого сопротивления, с первым входом коммутатора кодов и входом 10 дешифратора, выход которого подключен к входу блока отсчета, выход коммутатора кодов соединен с управляющим входом первого цифрового управляемого сопротивления, второй вход 15 ! коммутатора кодов, управляющие входы третьего и четвертого цифрозых управляемых сопротивлений являются. соответственно первым, вторым и третьим установочными входами устройства, 20 введены шестой и седьмой ключи, причем сток первого полевого транзистора через шестой ключ соединен с вторым выводом первого цифрового управляемого сопротивления, сток второго 25 полевого транзистора через седьмой ключ подключен к второму выводу первого ключа.

На чертеже изображена функциональ ная схема предложенного вычислительно- З0 го устройства.

На схеме обозначены первый и второй полевые транзисторы 1 и .2, первое цифровое управляемое сопротивление 3, первый ключ 4, первый масштаб-35 ный резистор 5, второй ключ 6, второй масштабный резистор 7, источник питания 8, второе цифровое управляемое сопротивление 9, коммутатор кодов 10, нуль-орган 11 блок упранле- 40 ния 12, дешифратор 13, блок отсчета

14, третье и четвертое цифровые управляемые сопротивления 15 и 16, третий — пятый ключи 17 — 19, первый и второй входы 20 и 21, первый — тре-45 тий установочные входы 22 — 24, шестой и седьмой ключи 25 и 26.

Вычислительное устройство работает следующим образом.

Первый и второй полевые транзис- 50 торы 1 и. 2, выполняющие функции управляемых проводимостей, первое цифровое управляемое сопротивление 3, первый ключ 4 и второе цифровое управляемое сопротивление 9 образуют 55 множительный мост. В зависимости от этого, какие элементы включены в плечи этого моста (посредством сооткак (3) 9 5 5 16 р где R — сопротивление первого 5 масштабного резистора 5; — текущее значение второго цифрового управляемого сопротивления

9 с нормально разомкнутыми ключами. (н.р.к.) в функции управляющего кода y=-Ì<(ÈþàÌ

У

R =R ° р — текущее значение трео тьего цифрового управляемого сопротивления

15 с н.р.к. в функции кода 3

R =R ° r — текущее значение чет16 О вертого цифрового управля емого сопротивления 16 с н.р.к. в функции кода Ny3

Rä — полное сопротивление цифрового управляемого сопротивления.

Из условия равновесия (3) следует Ц="з р г, (4) о гд i " = — = co nst . 5

Второй случай. Замкнуты третий— пятый и седьмой ключи 17 — 19 и 26.

9 о у

297 . 4 ветствующих ключей), вычислительное устрОйство выполняет ту или иную операцию.

Выполнение операции перемножения двух величин. С первого и второго входов 20 и 21 на затворы первого и второго полевых транзисторов 1 и 2 поступают напряжения Ц и которые отображают аналоговые сомножители. При малых значениях напряжения стока сопротивление канала стокисток полевого транзистора прямо пропорционально напряжению, приложенному к затвору.

На второй и третий установочные входы 23 и 24 поступают коды N3 и Н», которые отображают цифровые сомножители. Относительные значения кодов. э (1) еах

М9

" ак (2)

Первый. случай. Замкнуты третий— пятый ключи 17 — 19. Условие равновесия множительного моста записывается

1132297

I <) 1 6 115 б (8) . 20

С учетом выражений (6) и (7) полу =Куp. in — t . (9)

Если использовать четвертое цифровое управляемое сопротивление 16 с нормально замкнутыми ключами (н.э.к.), текущее сопротивление которого равно чим « = о(»-. г, (10) тогда общее сопротивление равно . 3p (8(i- ) ,Й6 а 2,8-„(ii)

Известно, что с погрешйвстью 0,1Х

»8(»- r) % — =cos — r.

2 (12) 35

Из условия равновесия множительного моста (8) с учетом выражений (11) и (12) и

) = K р ° Соб — r, (13) 4р

Аналогично при замкнутых третьем —. шестом ключах 17 — 19 и 25 и при условии

Й,=К, U,=<,8 "о-. (14)

Общее сопротивление параллельно соединенных первого полевого транзистора 1 и третьего цифрового управляемого сопротивления 15 равно

»,Sp

А о» S.р йо"йь"2 р (15) 50

»л(»- p) )

Rn Яо — R() - РО сОЯ д . ° (16)

Из условия равновесия множительного моста и с учетом выражений (15) и (16) (17) ll = "S г rв о p ) Если:.напряжение на втором входе 21 выбрать из условия з К О 1.8ко (5) где R — сопротивление канала второ2

ro полевого транзистора 2, Фогда общее сопротивление параллельно соединенных четвертого цифрового управляемого сопротивления 16 и второго полевого транзистора 2 равно 10

Sr о 1 8+1, (6)

Известно, что с погрешностью, не превышающей OR1X, 1 8 . и 15

»»L — - 6RRl -ar.

1,8+Г (7)

Из условия равновесия множительного моста

1) ()

) =К gin — р cog — г

) Q

r« к3 P п

2 2 (21) (22) В четвертом случае замкнуты пятыйседьмой ключи 19, 25 и 26.

Условие равновесия множительного моста.

"R "2 1 9 "5z (23) где R — сопротивление канала перво4 го полевого транзистора 1.

С учетом прямой пропорциональности сопротивления канала сток-исток полевого транзистора величине напряжения.на его затворе имеем

Ц К4 0,02 (24) где

1 2 к .=

"о 5

В пятом случае замкнуты четвертый — седьмой ключи 18, 19, 25 и 26.

Если значение кода на третьем установочном входе 24 выбрать из условия (18)

В третьем случае замкнуты третий седьмой ключи 17 — 19, 25 и 26. При этом в одно плечо множительного моста включены параллельно соединенные третье цифровое управляемое сопротивление 15 и первый полевой транзистор 1, общее сопротивление которых определяется (15) или (16), а в другое плечо включены параллельно соединенные четвертое цифровое управляемое сопротивление 16 и второй полевой транзистор 2, общее сопротивление которых определяется (6) или (11).

Из условия равновесия множительного моста для третьего случая имеем при использовании третьего и четвертого цифровых управляемых сопротивлений l5 и 16 с н.р.к. с при использовании этих же сопротив-" лений с н.з.к.

r я

)-- <> сов — р - сов — г

2 2 (20) при использовании третьего цифрового управляемого сопротивления 15 с н.р.к. (н.з.к.), а четвертого цифрового управляемого сопротивления 16 с н.з.к. (н.р.к.) соответственно

1132297 где

Ц 12

U«

Из. условия равновесия множительного моста

R 1 5= 1л» «с ° с уч етом (26) получим

«

0„- — О, где k < . Ц

Ц 1 о 5

Если Ц<= — y то

"ma<<

Я = 5О ф @ О (27) 20 (28) 25 (29) Если на второй- вход 21 подать напряжение (Ц„,о„-<1 ), то

< 13(1-"г1

"с " 2,8-LI2 (30)

Из ус.йовия равновесия множительного моста с учетом (30) л 35

$ ЗЦ .5-,"Ц (3f)

Аналогично при замкнутых третьем, пятом — седьмом ключах 17, 19, 25 и 26 при соответствующем выборе кода на втором установочном входе 23, выполняющем роль опорной величины

1 8Ц<

2 1,8+ U< (32) 1 8(1-u<)

Qg н- -> ——

2,8- ll (33)

Из условия равновесия множительного моста получаем соответственно

50 (34) ! 1(Л кб uas<5 02 или

I I<

1 К 60гсоб И< (35)

В шестом случае замкнуты третий — 55 седьмой ключи 17 — 19, 25 и 26.

Из условия равновесия множительного моста получим

Й <6 о Г =18Я

I где R — сопротивление второго полевого транзистора 2 при максимальном напряжении на вто5 ром входе 21, общее сопротивление параллельно соединенных четвертого цифрового сопротивления 16 и второго полевого транзистора 2. в этом случае равно

1.Su z

"с 1 18»Ц г (26)

I л

1> . «

lj 1I qadi« — 11< «< — Uz Р l

Ц 1I7 5= U со9 О

2 2 Яг (ЗЬ) (37) I« у-К,5«< U, .со6 U (8)

Ч = т со 9 — ц» - з< < < — 2 О z . (39)

В седьмом случае замкнуты третий. пятый и седьмой ключи 17, 19 и 26.

Из условия равновесия множительного моста

9 5 <5 2 (40) получим 3 8РО2 ° (41)

При замкнутых четвертом — шестом ключах 18, 19 и 25 при условии равновесия множительного моста 9 5 16 < (42) получим

Ч 9< Ц<г (43) где 1

»

К

9 5

В восьмом случае замкнуты четвертый — седьмой ключи 18, 19, 25 и 26.

Из условия равновесия множительного моста

9 5 1 < В.(44) получим (46) «

«

Ч "<îP ", "< ° (50)

При замкнутых третьем — шестом ключах 17 — 19 и 25 получим (51)

33= "ло < .5<« — U

2 или. 1="9"<519 — г.

2 (45)

Если использовать четвертое цифровое управляемое сопротивление 16 с н.з.к., то из условия равновесия множительного моста получим

j<

)=1I>U coo — г.

Аналогично при замкнутых третьем, пятом — седьмом ключах 17, 1.9, 25 и 26 имеем для третьего цифрового управляемого сопротивления 15 с н.р.к. и н.з.к. соответственно: ц . «Ij

9 8 7 2 Р г, (47)

"8 Uгссо — Р, В девятом случае замкнуты третий— пятый и седьмой ключи 17 — 19 и 26.

Из условия равновесия множительного моста

«

9= <оР з» < < "а (49) 1132297

II

«1 = К«о соь О»

В десятом случае замкнуты третий— седьмой ключи 17 — 19, 25 и 26. Из условия равновесия множительного мос5 та для этого случае имеем

1„, и (53)

$ = х»» 6»»« — Р 5»»« — О 2 .

Т

Аналогично можно получить: (54)»0

lj = К»» со р со — "U

II lt = К»» sin — р со — U (55) 20

r;, ) =К»«cog

. (56) 5

В одиннадцатом случае замкнуты третий — седьмой ключи 17 — 19, 25 и 26. Из условия равновесия множительного моста имеей

И . Ii «g5»nial 5«n — «»» (57)

Il

Ь

lI k»2 сои " со5 0» (58) »

) = "«2 5in2 г с0520», (59) 25

ll

g = k»ã cog — » gin — О, . (6p)

Во всех рассмотренных случаях при разбалансе .множительного моста нульорган 11 по величине и знаку рассог- 30 ласования формирует импульсы, которые поступают в блок управления 12.

Последний изменяет состояние второго цифрового управляемого сопротивления 9 до момента установления равно- З5 весия множительного моста, после чего информация преобразуется дешифратором 13 в удобную для отсчета форму.

Если в"указанных случаях выполнения операции перемножения вместо пя- 40 того ключа 19 установить в замкнутое положение первый ключ 4 и на управляющий вход первого цифрового управляемого сопротивления 3 подать код с выхода блока управления 12, то по- 45 лучим результат в виде ц= F, (61) где Z — результат выполнения множительной операции в указанных случаях. 50

Если вместо пятого ключа 19 установить в замкнутое положение первый ключ 4, а коммутатор кодов 10 установить в положение, при котором к уп- равляющему входу первого цифрового 55 управляемого сопротивления 3 подключен код с первого установочного входа 22, то папучим результат в виде (62) где М х- —; вах

N — код с первого установочного

2 входа 22.

Если при выполнении операции перемножения установить .в замкнутое положение первый ключ 4 и подать на управляющий вход первого цифрового управляемого сопротивления 3 код с первого установочного входа 22, то при выборе сопротивления первого масштабного резистора 5 s 1 SRo результат примет вид

9= (64)

/Ъ

Ц

Sin — Х

2 (63) или (66)

Н

I са6 — х

Если при выполнении операции перемножения дополнительно установить в замкнутое положение второй ключ б

У то при выборе сопротивления второго масштабного резистора 7

К =1,8»»о конечный результат примет вид

) (67) — ) =arcs»n Z

2 (66) или и — Ц = с»»-с с о g (68)

Если при выполнении операции перемножения вместо пятого ключа 19 установить в замкнутое положение первый и второй ключи 4 и 6 и.на управляющий вход первого цифрового управляемого сопротивления 3 подать код с первого установочного входа 22, то получим результат в виде (69) — > =c»rсз1 и— ) =a» ссog — „.

Е (70) 1 или

It — »» =а» с5»»»

Sin — х

2 (71) Если при выполнении операции перемножения дополнительно установить в замкнутое положение первый и второй ключи 4 и 6, а на управляющий вход первого цифрового управляемого сопротивления 3 подать код с первого установочного входа 22, то результат получим в виде

1132297

Я

< ) =агссо 44, (76) Составитель О.Отраднов

Редактор О. Колесникова Техред О. Ващишина

Корректор А.Ильин

Заказ 9793/41 Тираж 698

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

1 13035, Москва, Ж-35, Раушская наб., д. 4/5

Подписное

Филиал ППП "Патент", r Ужгорцд, ул.Проектная, 4 4

2 — ) = Clt c5% Yl со — х

f 2 (73)

И z — $ = 0Гссо5 ° сО9-" х (74)

2 1О

Если при выполнении операции перемножения дополнительно установить в замкнутое положение первый и второй ключи 4 и 6, а на управляющий вход первого цифрового управляемого сопро- 15 тивления 3 подать код с выхода блока управления 12, то,результат получим при использовании первого и второго цифровых управляемых сопротивлений

3 и 9 с н.р.к. в виде

И

1 — $ = аГC5j A g (75) при использовании первого и второго цифровых управляемых сопротивлений

3 и 9 с н.з.к. при использовании первого цифрового управляемого сопротивления 3 с н.р.к. (н.з.к.), а второго цифрового управляемого сопротивления 3 с н.з,.к. (н.р.к.) 7i)=@resin х. (77)

Таким образом, по сравнению с прототипом предложенное вычислительное устройство позволяет решать более широкий класс задач.