Адресно-коммутационное устройство

Авторы патента:

H04J3/16 - системы, в которых время, отводимое для отдельных каналов в пределах цикла передачи, может изменяться, например для согласования каналов с сигналами, имеющими различную спектральную характеристику, или для изменения числа каналов связи (H04J 3/17,H04J 3/24 имеют преимущество)

H04J3 - Многоканальные системы с временным разделением каналов (H04J 14/00 имеет преимущество; радиорелейные системы H04B 7/14; избирательная техника H04Q)

АДРЕСНО-КОММУТАЦИОННОЕ УСТРОЙСТВО , содержащее накопитель, выходной распределитель и последовательно соединенные блок сигналов опорной частоты и входной распределитель , а в каждом коммутируемом канале - последовательно соединенные входной регистр и входной ключ, выходной ключ, счетчик состояний, блок и генератор одиночного импудьса, при этом управляющий вход входного ключа соединен с соответствующим выходом.входного распределителя , вькод накопителя соединен с сигнальным входом вькодного ключа соответствующего коммутируемого канала и входом генератора одиночного импульса, выход которого соединен с информационным входом счетчика состояний , к выходу которого подключен первьй вход рещающего блока, второй вход которого соединен с соответствз щим выходом выходного распределителя , к входу которого подключен первый выход решающего блока, второй выход которого соединен с управляющими входами счетчика состояний и выходного ключа, отличающеес я тем, что, с целью повышения пропускной способности, в него введены общие для нсех коммутируемых каналов первый и второй блоки памяти, буферный регистр, мультиплексор, счетчик адресов, дещифратор и элемент И, а в каждьш коммутируемый канал -ключ.памяти, причем выход входного ключа соединен с входом буферного регистра, информационный выход которого соединен с информационным входом ключа памяти, управляющий вход которого соединен с входом прямого счета счетчика состояний и с соответствзтощим выходом дешифратора, адресный вход первого блока памяти соединен с первым выходом буферного регистра, второй выход кото1эого сое§ динен с управляющим входом мультиплексора и первым управляющим за (Л писью входом второго блока памяти, третий выход буферного регистра соединен с управляющим записью входом первого блока памяти и вторым управляющим записью входом второго блока памяти, инверсный вькод которого соединен с управляющим входом 00 С«9 дешифратора, выход ключа памяти соединен с информационным входом накопиat ) теля, прямой выход второго блока па00 мяти соединен с первым входом элемента И, выход которого соединен с входом счетчика адресов, которого соединен с информационным входом первого блока памяти и первым входом мультипле.ксора, второй вход которого соединен с выходом первого блока памяти и входом дешифратора , выход мультиплексора соединен с информационным входом второго блока памяти, второй вход элемента И соединен с выходом блока сигналов опорной частоты.

(19) (11) СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

H 04 J 3/00; Н 04 J 3/16

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 3588578/24-09 (22) 06.05.83 (46) 07 .01.85 . Бюл. N - .1 (72) Д.В.Паниткин и В.M.Ïoïîâ (53) 621.395.37(088.8) (56) 1 ° Авторское свидетельство СССР

Р 493037, кл. Н 04 J 3/00, 1974.

2. Авторское свидетельство СССР

М 641688, кл. H 04 3 3/16, 1976. (54) (57) АДРЕСНО-КОММУТАЦИОННОЕ УСТРОЙСТВО, содержащее накопитель, выходной распределитель и последовательно соединенные блок сигналов опорной частоты и входной распределитель, а в каждом коммутируемом канале вЂ” последовательно соединенные входной регистр и входной ключ, выходной ключ, счетчик состояний, решающий блок и генератор одиночного импульса, при этом чправляющий вход входного ключа соединен с соответст" вующим выходом входного .распределителя, выход накопителя соединен с сигнальным входом выходного ключа соответствующего коммутируемого канала и входом генератора одиночного импульса, выход которого соединен с информационным входом счетчика сос. тояний, к выходу которого подключен первый вход решающего блока, второй вход которого соединен с соответствующим выходом выходного распределителя, к входу которого подключен первый выход решающего блока, второй выход которого соединен с управляющими входами счетчика состояний и выходного ключа, о т л и ч а ю щ е ес я тем, что, с целью повышения пропускной способности, в него введены общие для всех коммутируемых каналов первый и второй блоки памяти, буферный регистр, мультиплексор, счетчик адресов, дешифратор и элемент И, а в кажцый коммутируемый канал - ключ. памяти, причем выход входного ключа соединен с входом буферного регистра, информационный выход которого соединен с информационным входом ключа памяти, управляющий вход которого соединен с входом прямого счета счетчика состояний и с соответствующим выходом дешифратора, адресный вход первого блока памяти соединен с первым выходом буферного регистра, второй выход которого соединен с управляющим входом мультиплексора и первым управляющим записью входом второго блока памяти, третий выход буферного регистра соединен с управляющим записью входом первого блока памяти и вторым управляющим записью входом второго блока памяти, инверсный выход которого соединен с управляющим входом дешифратора, выход ключа памяти соединен с информационным входом накопи. теля, прямой выход второго блока па" мяти соединен с первым входом элемента И, выход которого соединен с входом счетчика адресов, вьг од которого соединен с информа входом первого блока памяти и первым входом мультиплексора, второй вход которого соединен с выходом первого блока памяти и входом дешифратора, выход мультиплексора, соединен с информационным входом второго блока памяти, второй вход элемента И соединен с выходом блока сигналов опорной частоты.

1133б80

Изобретение относится к технике связи и может быть использовано в узлах коммутации телеграфных каналов повышенной пропускной способнос.ти. 5

Известно адресно-коммутационное устройство, содержащее входные регистры, входы которых соединены с соответствующими входящими адресноинформационными магистралями, выход- 10 ные регистры, выходы которых соединены с соответствующими исходящими адресно-информационными магистралями, распределитель тактов, выходы которого подключены к управляющим входам 15 соответствующих входных регистров, дешифратор и блоки памяти, при этом выходы всех входных регистров объединены.и подключены к,входу дешифра-. тора и входам блоков памяти, выходы 20 которых соединены с входами соответствующих выходных регистров, причем выходы дешифратора соединены с управляющими входами соответствующих блоков памяти f1) .

Недостатком устройства является низкая пропускная способность, связанная с необходимостью передачи по каналу связи, кроме данных информации, адресов входной и выходной магистралей, Наиболее, близким к изобретению является адресно-коммутационное устройство, содержащее накопитель, выходной распределитель и последовательно соединенные блок сигналов ,опорной частоты и входной распределиI тель, а в каждом коммутируемом канале вЂ” последовательно соединенные входной регистр и входной ключ. вы- 40 ходной ключ, счетчик состояний, решающий блок и генератор одиночного импульса, при этом управляющий вход входного ключа соединен с соответствующим выходом входного распредели- 45 теля, выход накопителя соединен с сигнальным входом выходного ключа соответствующего коммутируемого канала и входом генератора одиночного импульса, выход которого соединен с информационным входом счетчика состояний, к выходу которого подключен первый вход решающего блока, второй вход которого соединен с соответствующим выходом выходного распредели- 55 теля, к входу которого подключен первый выход решающего блока, второй выход которого соединен с управляющими входами счетчика состояний и выходного ключа (2) .

Недостаток известного устройства вЂ” низкая пропускная способность, связанная с невозможностью передачи по .одной адресно-информационной магистрали информации от нескольких источников.

Цель изобретения вЂ” повышение пропускной способности.

Для достижения цели в адресно-коммутационное устройство, содержащее накопитель, выходной распределитель и последовательно соединенные блок сигналов опорной частоты и входной распределитель, а в каждом коммутируемом канале вЂ” последовательно соединенные входной регистр и входной ключ, выходной ключ, счетчик состояний, решающий блок и генератор одиночного импульса, при этом управляющий вход входного ключа соединен с соответствующим выходом входногораспределителя, выход накопителя соединен с сигнальным входом выходного ключа соответствующего коммутируемого канала и входом генератора одиночного импульса, выход которого соединен с информационным входом счетчика состояний, к выходу которого подключен первый вход решающего блока, второй вход которого соединен с соответствующим выходом выходного рас- . пределителя, к входу которого подключен первый выход решающего блока, второй выход которого соединен с управляющими входами счетчика состояний и выходного ключа, введены общие для всех коммутируемых каналов первый и второй блоки памяти, буферный регистр, мультиплексор, счетчик адресов, дешифратор и элемент И, а в каждый коммутируемый канал вЂ” ключ памяти, причем выход входного ключа соединен с входом буферного регистра, информационный выход которого соединен с информационным входом ключа памяти, управляющий вход которого соединен с входом прямого счета счетчика состояний и с соответствующим выходом дешифратора, адресный вход первого блока памяти соединен с первым выходом буферного регистра, второй вьгход которого соединен с управляющим входом мультиплексора и первым управляющим записью входом второго блока памяти, третий выход буферного регистра соединен с управИнформация от M источников по 0 адресно-информационным магистралям (М>Н) поступает на входные регистры 5.

Входной распределитель 4 по сигналам блока 3 подключает входные регистры 5 через входные ключи 6 45 к буферному регистру 11. При подключении i-го входного регистра 5 (где 0+i

"Начало информации" и ее конца "Конец информации" (наличие или отсутствие логической единицы иа соответст40

Э 113368 ляющим записью входом первого блока памяти и вторый управляющим записью входом второго блока памяти, инверсный выход которого соединен с управляющим входом дешифратора, выход клю. 5 ча памяти соединен с информационным входом накопителя, прямой выход второго блока памяти соединен с первым входом элемента И, выход которого соединен с входом счетчика адресов, выход которого соединен с информационным входом первого блока памяти и первым входом мультиплексора, второй вход которого соединен с выходом первого блока памяти, и входом дешифратора, выход мультиплексора соединен с информационным входом второго блока памяти, второй вход элемента И соединен с выходом блока сигналов опорной частоты. 20

На чертеже представлена структурная электрическая схема предлагаемого адресно-коммутационного устройства.

Устройство содержит накопитель 1, 25 выходной распределитель 2, блок 3 сигналов опорной частоты, входной распределитель 4, входной регистр 5, входной ключ 6, выходной ключ ?, счетчик 8 состояний, решающий блок 9,З0 генератор 10 одиночного импульса, буферный регистр 11, элемент И 12, счетчик 13 адресов, дешифратор 14, первый блок 15 памяти, мультиплексор 16, второй блок 17 памяти и ключ 18 памяти.

Устройство работает следующим образом.

0 4 вующих разрядах адресно-информационного слова). При этом адресная часть поступает на адресные входы первого блока 15 памяти, информационная часть вЂ” на вход ключей 18, признак

"Начало инфбрмации", вЂ” на управляю.щий записью вход первого блока 15 памяти и управляющий записью единицы вход второго блока 17 памяти, признак "Конец информации" вЂ” на управляющий вход мультиплексора 16 и управляющий записью нуля вход второго блока 17 памяти.

Перед началом работы накопитель 1, первый блок 15 памяти и второй блок 17 памяти обнуляются, а на счетчике 13 выставляется начальный код, равный единице, поэтому на прямом выходе второго блока 17 памяти присутствует логический ноль, запрещающий прохождение сигналов опорной частоты через элемент И 12 на счетчик 13 число на выходе которого является адресом первой свободной зонь. памяти накопителя 1 и поступает на входную информационную шину первого блока 15 памяти. При появлении на выходе буферного регистра 11 признака "Начало информации" в первый блок 15 памяти по адресу, являющемуся номером начавшего работать источника информации, записывается показание счетчика 13, а затем оно из первого блока 15 памяти поступает на дешифратор 14, на управляющем входе которого находится логическая единица с инверсного выхода второго блока 17 памяти, разрешающая дешифрацию.

Сигнал с выхода дешифратора 14 поступает на соответствующий ключ 18 и открывает его дйя прохождения информационной части с буферного регистра 11 в свободную зону памяти буферного регистра 11. Кроме того, признак "Начало информации" производит запись во второй блок 17 памяти логической единицы, означающей, что зона с данным адресом в накопителе 1 занята под прием информации. Появившаяся. в результате этого на выходе второго блока 17 памяти логическая единица поступает на элемент И 12, разрешая прохождение сигналов опорной частоты на счетчик 13; который производит перебор адресов на входе второго блока 17 памяти через мультиплексор 16, до появления на прямом выходе второго блока 17 па1133680 мяти логического нуля, закрывающего элемент И 12. Наличие логического нуля в j-й ячейке памяти второго блока 17 памяти, где OcjcN, означает, что j ÿ зона памяти в накопителе 1 свободна для приема информации от нового источника. В случае начала работы такого источника на выходе буферного регистра 11 .появляется признак "Начало информации" и описан- >0 ный процесс повторяется. Таким образом, по мере появления новых работающих каналов в первом блоке 15 памяти происходит запись по адресам, являющимся номерами работающих источников, 15 адресов зон памяти накопителя 1., в которых происходит накопление,информации с прикрепленного источника.

В процессе работы появление информационного слова без служебных при- 20 знаков от какого-либо источника вызывает считывание из первого блока 15 памяти адреса зоны памяти накопителя 1, в которой происходит накопление информации .от данного источника, 25 дешифрацию этого адреса и включение соответствующего ключа 18.

В случае окончания работы источни ка информации на выходе буферного регистра 11 появляется признак 30

Конец информации", которыи поступает на управляющий вход мультиплексора 16 и подключает выход первого блока 15 памяти к адресному входу второго блока 17 памяти. Кроме того, признак "Конец информации" поступает на управляющий записью нуля вход второго блока памяти. Таким образом, по адресу, являющемуся адресом зоны памяти накопителя 1, в которую посту-40 пала информация с данного источника, во второй блок 17 памяти записывается логический ноль, означающий освобождение данной зоны памяти накопителя 1 для приема информации от другого источника. Занятие освободившей ся зоны осуществляется после выставления адреса данной зоны на счетчике 13 и появления на выходе буферного регистра 11, служебного признака

"Начало информации".

Наличие единицы на одном из выходов дешифратора 14 ставит счетчик 8 в состояние прямого счета и изменяет его состояние. Этот же сигнал открывает ключ 18, и информация переписывается в зону памяти накопителя 1, закрепленную в настоящее время за данным источником информации.

К выходам зон памяти накопителя 1 подключены генераторы 10 одиночного импульса, формирующие сигнал при передаче одного блока данных из соответствующей зоны накопителя 1.

Эти сигналы поступают на соответствующие счетчики 8.

При наличии сигнала от генератора 10 одиночного импульса и решающего блока 9 одного информационного канала счетчик 8, закрепленный за этим информационным каналом, работа-. ет в режиме обратного счета ° При установлении одного из счетчиков 8 в нулевое состояние на его выходе формируется нуль, меняющий сигнал на выходе соответствующего выходного ключа 7 и переводящий выходной распределитель 2 в следующее состояние, определяющее вывод информации из сле-. дующей зоны. накопителя 1.

Предлагаемое устройство позволяет передавать по одним и тем же входным адресно-информационным магистралям информацию от нескольких источников, что приводит к существенному увеличению пропускной способности.

Составитель Н.Лебедянская.Редактор О.Юрковецкая Техред С.Легеза Корректор М.Максимипп1нец

Заказ 9961/44 Тираж 658 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г;Ужгород, ул.Проектная, 4