Устройство для сопряжения электронной вычислительной машины с общей шиной

 

1. УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ЭЛЕКТРОННОЙ ВЫЧИСЛИТЕЛЬНОЙ МАШИНЫ С ОБЩЕЙ ШИНОЙ, содержащее два блока усиления, входы-выходы которых являются соответственно первым.и вторым входами-выходами устройства, дешифратор, первьш вход которого соединен с первым выходом первого блока усиления, вторым выходом подключенного к первому информационному входу регистра управления, коммутатор и блок прерывания, выходы которых подключены соответственно к первому и второму, входам первого блока усиления, и блок управления обменом, первый информационньй вход которого . соединен с первым информационным входом коммутатора, первым входом блока прерывания и первым выходом второго блока усиления, первьп вход которого подключен к выходу регистра управления, второму информационному входу коммутатора и второму входу блока прерывания, управляющие входы коммутатора, регистра управления и блока управления обменом соединены с первым выходом дешифратора , отличающееся тем, что, целью сокращения аппаратурных затрат, в него введены блок микропрограммного управления, регистр данньгх и переключатель адреса, причем вторые вход и выход дешифратора соединены соответственно с выходом переключателя адреса и третьим входом первого блока усиления, третий выход которого покдлючен к третьему входу блока прерывания., четвертым и пятым входами соединенному соответственно с первым выходом блока управления обменом и с .первым выходом блока прерывания и вторым информационным входом регистра управления , третий информационный (Л вход которого соединен с вторым выходом блока управления обменом, вторьм информационным входом покдлюченного к второму выходу блока микропрограммно .о управления, первьш, второй и третий входы которого соединены соответственно с выходом дешифра4 42 тора, выход регистра управления и первым выходом второго блока усиления , второй вход которого соединен с выходом регистра данных, информационньй и управляющий входы которого подключены соответственно к второму выходу первого блока усиления и выходу деши(рратора, причем блок микпропрограммного управления содержит узел постоянной памяти, регистр, генератор импульсов, элемент задержки и формирователь импульсов, причем информационный вход и выход регистра соединены соответственно с первым выходом и первым адресным входом узла постоянной памяти, а синхровход - с выходом генератора

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

4(5») ОПИСАНИЕ ИЗОБРЕТ

Н АВТОРСНОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPblTHA (21) 3554684/24-24 (22). 17.02.83 (46) 07.03..85. Бюл. Ф 9 (72) А.А.Снегирев, И.И.Володарский и A.À.Èÿ÷åB (71) Институт электронных управляющих машин (53) 681.325(088.8) (56) 1 ° Авторское свидетельство СССР

1» - 554534, кл. q 06 V- 3/04, 1975.

2. Авторское свидетельство .СССР по заявке Ф 3286965/18-24, кл. С1 06 3/04, 1981 (прототип). (54) (57) 1. УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ЭЛЕКТРОННОЙ ВЬИИСЛИТЕЛЬНОЙ ИАШИHbI С ОБЦ ЕЙ ШИНОЙ, содержащее два блока усиления, входы-выходы которых являются соответственно первым и вторым входами-выходами устройства, дешифратор, первьп» вход которого соединен с первым выходом первого блока усиления, вторым выходом подключенного к первому информационному входу регистра управления, коммутатор и блок прерывания, выходы которых подключены соотВетственно к первому и второму входам первого блока усиления, и блок управления обменом, первый информационньп» вход которого . соединен с первым информационным входом коммутатора, первым входом блока прерывания и первым выходом второго блока усиления, первьп» вход которого подключен к выходу регистра управления, второму информационному входу коммутатора и второмувходу блока прерывания, управляющие входы коммутатора, регистра управления и блока управления обменом соединены с первым выходом дешифра„„SU,, 1144112 А тора, отличающееся тем, что, целью сокращения аппаратурных затрат, в него введены блок микропрограммного управления, регистр данных и переключатель адреса, причем вторые вход и выход дешифратора соединены соответственно с выходом переключателя адреса и третьим входом первого блока усиления, тре.тий выход которого покдлючен к третьему входу блока прерывания., четвер-. тым и пятым входами соединенному соответственно с первым выходом блока управления обменом и с первым выходом блока прерывания и вторым информационным входом регистра управления, третий информационный вход которого соединен с вторым выходом блока управления обменом, вто- С рым информационным входом покдлючен- ного к второму выходу блока микропрограммно-„о управления, первьп», второй и третий входы которого соединены соответственно с выходом дешифратора, выход регистра управления и первым выходом второго блока усиления, второй вход которого соединен

lIIIIIL с выходом регистра данных, информационньп» и управляющий входы которого подключены соответственно к второму выходу первого блока усиления и выходу деши1 ратора, причем блок микпропрограммного управления содержит узел постоянной памяти, регистр, генератор импульсов, элемент задержки и формирователь импульсов, причем информационный вход и выход регистра соединены соответственно с первым выходом и первым адресным входом узла постоянной памяти, а синхровход — с выходом генератора

1144112 импульсов и тактовым входом узла

1 постоянной памяти, второй выход, второй и третий адресные входы которого подключены соответственно к входу элемента задержки и первому и второму входам блока микропрограммного управления, выход генератора импульсов и третий выход узла постоянной памяти образуют первый выход блока микропрограммного управления, четвертый адресный вход узла

-постоянной памяти и вход формирователя импульсов образуют третий вход блока микропрограммного управления, а четвертый выход узла постоянной памяти и выходы элементов задержки и формирователя импульсов образуют второй выход блока микропрограммного управления, при этом блок управления обменом содержит схему сравнения, триггер и элемент ИЛИ, выход которого является первым выходом блока управления обменом, а первый и второй входы его соединены соответственно с выходами схемы сравнения и триггера и образуют вто1

Изобретение относится к вычислительной технике и может быть использовано при построении многомашинных вычислительных комплексов на основе

ЭВМ, в частности микро-ЭВМ с общей шиной .

Известно устройство для сопряжения ЭВМ, содержащее первьп и второй блоки выдачи и буферные регистры, соединенные с каналами ввода-вывода. сопрягаемых ЭВМ, блок управления обменом, регистр слова состояния и блок подсчета времени (1).

Недостатком этого устройства яв- 15 ляется то, что оно обеспечивает организацию информационного обмена лишь между двумя ЭВМ. При построении с его помоцью многомашинных вычислительных комплексов при количестве ЭВМ 20 более 3-4 и организации перекрестных связей объем оборудования средств . сопряжения возрастает, что существенно увеличивает стоимость системы и снижает ее надежность. Особенно 25 рой выход блока управления обменом, первьн и второй входы схемы сравнения соединены соответственно с первым и вторым информационными входами блока управления обменом, инфор мационный и синхронизирующий входы триггера подключены соответственно к первому информационному и управляющему входу блока управления обменом.

2. Устройство по и. 1, о т л и ч а ю щ е е с я тем, что блок прерывания содержит постоянную память, регистр и переключатель, причем первые вход и выход постоянной памяти соединены соответственно с выходом и информационным входом регистра, второй выход и второй, третий и четвертью входы являются соответственно выходом и третьим, вторым и четвертым входами блока прерывания, пятый вход соединен через переключатель с первым входом блока преры— вания, шестой вход постоянной памя— ти и синхронизирующий вход регистра образуют пятью вход блока прерывания.

2 актуально создание многомашинных комплексов на основе микро-ЭВМ, в том число микро-ЭВМ с общей шиной.

В этом случае при использовании указанного устройства стоимость связного оборудования может значительно превысить стоимость центральной части (блоков процессора и оперативной памяти) всех ЭВМ комплекса, что экономически нецелесообразно.

Наиболее близким к изобретению по технической сущности является устройство для сопряжения периферийной системы с электронной вычислительной машиной, содержацее дешифратор, регистр управления, блок выдачи прерывания, блок управления обменом, сдвиговьп регистр, блок формирования четности, два коммутатора, переключатель, блоки усиления, первый из которых соединен с общей шиной ЭВМ, а второй — с обцей шиной периферийной системы, первый, второй, третий и четвертый выходы первого блока усиления соединены соответст3 1144112 4 венно с.первыми входами дешифратора, ния обменом соедине регистра управления и блока управ- ходом дешифратора, ления обменом, первый и второй вхо- ропрограммного упра ды первого блока усиления соединены данных и переключат соответственно с выходами первого 5 чем вторые вход и в коммутатора и блока управления об- соединены соответст меном, второй вход дешифратора сое- переключателя адрес динен с входом сдвигового регистра дом первого блока у и выходом второго коммутатора, вто- вы.:од которого подк рой выход которого подключен к вы- 10 входу блока прерыва ходам блока выдачи прерывания и пер- и пятым входами сое вого коммутатора, выходы дешифрато- ветственно с первым ра соединены соответственно с управ- управления обменом ляющими входами блока управления об- дом блока прерывани меном, первого и второго коммутато- 15 формационным входом ров и регистра управления, выходы ления, третий инфор которого соединены .соответственно которого соединен с с входами второго блока усиления и блока управления об блока выдачи прерывания, второй— информационным вход шестой выходы второго блока усиления 20 к второму выходу бл соединены с соответствующими входа- много управления, и ми .сдвигового регистра, блока выда- и третий входы кото чи прерывания, первого коммутатора ответственно с вых и блока управления обменом, второй — выходом регистра уп четвертый выходы которого соединены 5 выходом второго бло с соответствующими входами сдвигово- рои вход которого с го регистра и второго блока усиле- регистра данных, ин ния f2) . управляющие входы к

Недостатком известного устройст- ны соответственно к ва являются большие аппаратурные . 3 первого блока усиле

30 затраты. шифратора, причем бл

Цель изобретения — сокращение ап- много управления сод паратурных затрат устройства., тоянной памяти, реги

Поставленная цель достигается тем, что в устройство, содержащее 35 два блока усиления, входы-выходы которых являются соответственно первцм и вторым входами-выходами устройства, дешифратор, первый вход которого соединен с первым выходом 40 первого блока усиления, вторым выходом подключенного к первому информационному входу регистра управления, коммутатор и блок прерывания, выходы которых подключены соответствен- 45 но к первому и второму входам первого блока усиления, и блок управления обменом, первый информационный вход которого соединен с первым информационным входом коммутатора, 50 первым входом блока прерывания и первым выходом второго блока усиления,„первый вход которого подключен к выходу регистра управления, второму информационному входу коммутато- 55 ра и второму входу блока прерывания, управляющие входы коммутатора, регистра управления и блока управлены с первым вывведены блок мнквления, регистр ель адреса, приыход дешифратора венно с выходом а и третьим вхосиления, третий лючен к третьему ния, четвертым диненному соотвыходом блока и с первым выхоя и вторым инрегистра управмационный вход вторым выходом ь,еном, вторым ом подключенного ока микропрограмервый, второй рого соединены соодом дешифратора, равления и первым ка усиления, втооединен с выходом формационный и оторого подключевторому выходу ния и выходу деок микропрограмержит узел посстр генератор импульсов, элемент задержки и формирователь импульсов, причем информационный вход и выход регистра соединены соответственно с первым входом и первым адресным входом узла постоянной памяти, а гинхровход — с выходом генератора импульсов и .тактовым входом узла постоянной памяти, второй выход, второй и третий адрес ные входы которого подключены соответственно к входу элемента задержки и первому и второму входам блока микропрограммного управления, выход . генератора импульсов и третий выход узла постоянной памяти образуют первый выход блока микропрограммного управления, четвертый -адресный вход узла постоянной памяти и вход формирования импульсов образуют третий вход блока микропрограммного управления, а четвертый выход узла постоянной памяти и выходы элемента

l задержки и формирователя импульсов образуют .второй выход блока микропрограммного управления, при этом бЛок управления обменом содержит

1144112 схему сравнения, триггер и элемент

ИЛИ, выход которого является первым выходом блока управления обменом, а первый и второй входы его соединены соответственно с выходами схемы 5 сравнения и триггера и образуют вто. рой выход блока управления обменом, первый и второй Входы схемы сравнения соединены соответственно с первым и вторым информационными входами блока управления обменом, инфор- мационный и синхронизирующий входы триггера подключены соответственно к первому информационному и управляющему входу блока управления обменом, 15

Кроме того, блок прерывания содержит постоянную память, регистр и переключатель, причем первые вход и выход постоянной памяти соединены соответственно с выходом и информа- 2р ционным входом регистра, второй выход и второй, третий и четвертый входы являются соответственно вы-, ходом и третьим, вторым и четвертым входами блока прерывания, пятый 25 вход соединен через переключатель с первым входом блока прерывания, шестой вход постоянной памяти и синхронизирующий вход регистра образуют пятый вход блока прерывания. 30

На фиг. 1 показана структура многомашинной вычислительной системы, на фиг. 2 — блок-схема предлагаемого устройства; на фиг. 3 — функциональная схема блока микропрограммного управления, на фиг. 4 — функциональная схема блока прерываний, на фиг. 5 — функциональная схема блока . управления обменом, на фиг. 6 — временная диаграмма работы блока мик- 4р ропрограммного управления, на фиг,7 временная диаграмма работы блока прерываний, на фиг. 8 и 9 — блоксхемы алгоритмов работы блока микропрограммного управления и блока пре- 4> рываний.

Многомашинная вычислительная система (фиг. 1) содержит ЭВМ 1 с об— щей шиной и устройства 2 для сопряжения. Канал общей шины имеет линии

3,передачи данных, линии 4 передачи адресов, команд и сигналов синхронизации и линии 5 передачи сигналов, обеспечивающих выполнение операций прерывания. Информационный обмен между отдельными ЭВМ осуществляется по общей магистрали системы, включающей линии 6 передачи информации, линии 7 передачи сигналов синхронизации и линии 8 передачи сигналов управления.

Устройство 2 сопряжения (фиг. 2) содержит первый 9 и второй 10 блоки усиления, подключенные соответственно к линиям 3-5 общей шины ЭВМ и линиям 6-8 общей магистрали системы, дешифратор 11, переключатель 12 ад— реса, регистры управления 13 и данных 14, коммутатор 15, блок 16 микропрограммного управления, блок 17 прерываний и блок 18 управления обменом.

Блок 16 (фиг. 3) содержит узел

19 постоянной памяти., регистр 20, генератор 21 импульсов, формирователь 22 импульсов (одновибратор), элемент 23 задержки, линии 24 первого входа, линии 25 второго входа, линии 26 третьего входа, линии 27 второго входа, линии 28 третьего входа блока 16, линии 29 второго выхода, линии 30-32 второго выхода блока, линии 33 и 34 второго выхода блока 16, причем линия 32 сброса соединена непосредственно с линией 27.

Блок 17 прерываний (фиг. 4) содержит узел 35 постоянной памяти, регистр 36 и переключатель 37, линии

38-41 третьего, второго, четвертого и первого входов блока 17 и линию

42 выхода блока 17., Блок 18 управления обменом (фиг. 15) содержит схему 43 сравнения, триггер 44 и элемент ИЛИ 45, линии

46 и 47 первого информационного вхо1да, линию 48 управляющего входа бло— ка 18, линии 49 и 50 второго выхода .блока 18.

Устройство работает следующим образом.

Общий алгоритм функционирования комплекса, включающего группу ЭВМ 1, может быть следующим. Одна из ЭВМ 1 назначается ведуцей и осуществляет общее управление работой комплекса.

Остальные 3ВМ.1 являются ведомыми.

Ведущая 3ВМ 1 раздает задания ведомым и осуществляет сбор с них информации.

Линия 8 управления обшей магистрали системы включает линию передачи сигнала идентификации типа информации, передаваемой по линиям 6 (установка этого сигнала означает, что в данный момент по линиям 6 пе1 144 1! 2 редается управляющая информация— адрес либо команда в зависимости от кода на линиях 6, линию передачи сигнала общего сброса, линию передачи сигнала запроса, линию передачи 5 сигнала окончания обмена, устанавливаемого одновременно с последним словом данных при передаче блока информации по линиям 6. Одновременная установка сигналов признака ко- 10 манды и окончания обмена индентифицирует команду чтения слова запросов, при которой каждое из устройств

2 выставляет на выделенную для него линию из группы линий 6 сигнал запроса, если в данный момент подключенной к нему ЭВМ 1 требуется проведение,информационного обмеиа по общей магистрали системы.

При начальной установке системы . 2О в устройстве 2, подключенной к ведущей ЭВМ, 1тереключатель 37 замыкается, в остальных устройствах размыкается.

Переключатель 37 коммутирует на 25 входе блока 17 сигнал с выхода приемника запроса общей магистрали системы. При появлении этого сигнала блок 17 устройства 2 ведущей ЭВМ 1 выполняет прерывание, после чего ведущая ЭВМ 1 переходит к выполнению программы управления обменом по общей магистрали системы. В остальных

ЭВМ 1 прерываний по сигналу запроса не возникает (переключатель 37 ра:зомкнут).

Все управляющие сигналы в общую магистраль системы выдаются устройствами 2 с помощью программной установки регистра 13. Для этого на общую 4 шину по команде ЗВМ 1 выставляется адрес регистра 13 и код операции записи (линии 4), а также соответствующий код на линии 3 данных, сопровождаемые сигналом синхронизации. 45

Дешифратор 11 сравнивает адрес на общей шине с кодом, установленным на переключателе 12 и выдает (прн совпадении) сигнал записи в регистр

13, по которому его разряды -устанав- 5

JIHBBl0TcH в соответствии с состояни ем линий 3 данных. После этого дешифратор 11 выдает в общую шину ответный сигнал синхронизации, по которому. операция заканчивается. При необходимости содержимое регистра

13 может быть считано в ЭВМ 1. Для этого на общую шину выставляется адрес регистра 13 и код операции чтения. Дешифратор 11 в этом случае выдает в коммутатор 15 сигнал управления, по которому к его выходу подключается вход, соединенный с регистром 13. При этом содержимое регистра 13 передается на линии 3.

Окончание операции производится по ответному синхросигналу, выдаваемому дешифратором 11. Передача данных в линии 6 общей магистрали системы осуществляется путем их записи в регистр 14 данных, имеющий собственный адрес на общей шине. Операция, записи в регистр 14 выполняется аналогично операции записи в регистр 13. Чтение данных из общей магистрали системы осуществляется по адресу регистра 14, при этом по сигналам управления дешифратора 11 к выходу коммутатора 15 подключается его первый вход и состояние линий 6-8 общей магистрали системы передаются на линии 3 общей шины и считываются в ЭВМ 1. После этого состояние линий 6-8 могут быть проанализированы программно.

Информационный обмен по общей магистрали системы осуществляется асинхронным способом. В обмене участвуют одно устройство 2 с сопряженной ЭВМ 1 — источник информации и одно или несколько устройств

2 с сопряженными ЗВМ 1 — приемники информации. Для обеспечения синхронизации широковещательных передач (одно устройство — источник информации, несколько устройств — приемники информации) с идентификацией в устройстве — источнике наличия устройств-приемников, готовых в данный момент к приему информации, группа линий 7 передачи сигналов синхронизации общей магистрали системы содержит три линии для передачи сигналов "Сопровождение данных" (выдается устройством — источником информации), "Готовность приемника" и "Данные приняты" (выдаются устройствами — приемниками информации) .

tl

Сигналы Готовность приемника".

:и "Данные приняты" передаются высоким уровнем, в результате на этих линиях реализуется функция "мс1нтажll ное И вЂ” высокий уровень на этих линиях устанавливается только в случае выдачи этих сигналов всеми устройствами-приемниками, участвую1144112

10 щими в данном информационном обмене.

Перед началом обмена при готовности, всех устройств-приемников к приему информации на линии Готовность приемника" устанавливается высокий 5 уровень (логическая "1"), на линии

Данные приняты - низкий (логический

"0") .Наличие высоких уровней на обоихэтих линиях означает, что в данный момент ни одно из устройств 2 не выполняет на. обцей магистрали системы функции приемника.

Синхронизация информационного обмена по обцей магистрали системы осуществляется бпоками 16 синхрони- 15 зации, участвующими в обмене устройств 2. Алгоритм работы блока 16 пояснен временной диаграммой (фиг. 6). Ьлок 16 реализован в виде управляюцего автомата на основе уз- 20 ла 1.9 постоянной памяти и регистра

20. Б последнем хранится код текуц|его состояния автомата. В зависимости от кода текуцего состояния и других входных сигналов, поступающих на 25 адресные входы узла 19, формируются (выбираются из узла 19) необходимые выходные сигналы блока 16 и код следующего состояния автомата, передаваемый в регистр 20. На временной диаграмме (фиг. 6) показано выполнение двух операций по общей магистрали системы: на интервале 51 временизапись (данные выдаются из устройства 2), на интервале 52 — чтение

35 (данные принимаются устройством 2), Настройка устройства 2 на передачу осуществляется путем записи в регистр 13 разряда разрешения передачи, поступающего в блок 16 по од- 4О ной из линий 26. После этого узел 19 выставляет на одну из линий 30 сигнал 53 готовности источника, передаваемый в регистр 13 и блок 17, В зависимости от выбранного режима работы ЭВМ 1 либо программно анализирует состояние разрядов регистра 13, либо блок 17 по сигналу 53 готовности источника отрабатывает прерывание, после этого ЭВМ1 переходит на выполнение программы передачи информации. При записи информации в регистр 14 дешифратор 11 по одной из линий 24 передает сигнал 54 sa-! писи, поступающий на вход узла 19.

При этом на входе регистра 20 появляется код нового состояния, который по ближайшему синхроимпульсу в линии

31 от генератора 21 заносится в регистр 20. После появления этого кода на адресном входе узел 19 на линиях 29 выдает сигнал стробирования данных в линии 6 общей магистрали системы и сигнал на вход элемента задержки 23. Кроме того, с линий

30 снимается сигнал 53 готовности источника.

После задержки на интервале 55, определяемом элементом 23 задержки, на линии 34 появится сигнал сопровождения данных, передаваемый блоком 10 в соответствуюц|ую линию 7 общей магистрали системы. Приняв этот сигнал, устройство 2, выполняющее на обцей магистрали системы функции приемника, снимает с линии

7 сигнал 56 готовности приемника, а затем, приняв данные с линий 6, выставляет на линии 7 сигнал 57 "Данные приняты".

Эти сигналы принимаются блоком 10 с соответствующих линий 7 общей магистрали системы и передаются в блок 16 на вход узла 19 по линиям

25. По ближайшему синхроимпульсу в линии 3 1 блок 16 устройс ва 2 — источника информации снимает сигнал сопровождения данных с линии 34, а по следующему синхроимпульсу на линии 3 1 снимает сигнал стробирования данных с линии 6 данных общей магистрали системы, Устройство 2 — приемник информации снимает сигнал 57

"Данные приняты" и затеи выставляет сигнал 56 готовности приемника. После этого по ближайшему синхроимпульсу в линий - 3 1 блок 16 устройства 2 источника информации выставляет на одну из линий 30 сигнал 53 готовности источника и процесс передачи информации может быть продолжен.

При работе устройства 2 в качестве приемника информации на общей магистрали системы после получения сигнала сопровождения данных на линии 34 по ближайшему синхроимпульсу в линии 3 1 блок 16 снимает сигнал

56 готовности приемника с одной из линий 29, соединенной через блок

10 с соответствующей линией,7 общей магистрали системы, а также выстав" ляет сигнал готовности приема 58 на одну из линий 30, соединенной далее с блоком 17 и регистра 13 ° При снятии сигнала сопровождения данных

1144112

1О

° ЗО

SO

55 на линии 34 устройством 2 — источни ком информации по ближайшему синхроимпульсу в линии 3 1 блок 16 снимает сигнал 57 "Данные приняты"; После выполнения 3ВМ 1, соединенной с данным устройством 2, операции чтения регистра 14 (выставление и снятие сигнала 59 чтения от дешифратора 11, передаваемого в блок 16 по одной из линий 24), блок 16 по ближайшему синхроимпульсу выставляет сигнал 56 готовности приемника. Сигнал 58 готовности приема снимается по ближайшему синхроимпульсу в линии 3 1 после получения сигнала 59 чтения от дешифратора 11 °

Сигнал 53 готовности источника и сигнал 58 готовности приема, которые передаются по линиям 30, могут вызвать прерывание программы ЭВИ 1 либо анализировать программно путем чтения регистра 13.

Синхронизация работы системы осуществляется обычно с помоцью прерываний, обеспечивающих. переключение

3ВМ 1 на выполнение необходимой программы. Прерывание текущей программы от устройства 2 осуцествляется блоком 17, работа которого поясняется временной диаграммой (фиг. 7)

Переходы из состояния в состояние блока 17 синхронизированы сигналами по линии 3 1 с выхода генератора 2! блока 16. При формировании в устройстве 2 необходимых условий для выполнения прерывания (на фиг. 7 условно показаны сигналом 60) по ближайшему синхроимпульсу в линии 3 1 блок 17 переходит в новое состояние и выдает сигнал 61 запроса прерывания, который по соответствующей линии 42 передается в блок 9 и далее в линию запроса прерывания линий 5 общей шины. После исполнения текущей команды ЭВМ 1 передает в соответствующую линию 5 сигнал 62 разрешения прерывания. Этот сигнал принимается блоком 9 и передается в блок 17 по одной из линий 38. По ближайшему синхроимпульсу в линии 3 1 блок 17 снимает сигнал 61 запроса и выдает сигнал 63 подтверждения, поступающий по .линии 42 в блок 9 и далее через линию 5 общей шины в ЭВМ 1. По сиг налу 63 подтверждения ЭВМ 1 снимает сигнал 62 разрешения прерывания.

При отсутствии. ответного сигнала 64 синхронизации, принимаемого блоком

9 и передаваемого в блок 17 по одной из линий 38, по ближайшему спнхроимпульсу блок 1? снимает сигнал 63 подтверждения и выдает по соответствующим линиям 42 код вектора прерывания и сопровождаюций сигнал 65 прерывания. Код вектора прерывания передается через блок 9 на информационные линии 3 общей шины, сопровождающий сигнал прерывания — в соответствуюцую линию 5 обцей шины.

ЭВМ 1 принимает код вектора прерывания и выставляет ответный сигнал

64 синхронизации. Приняв этот сигнал, блок 17 по ближайшему синхроимпульсу переходит в исходное состояние, снимая все сигналы с линий 42.

Линии 30, 39, 40 и 4 1 используются в блоке 17 для определения момента запуска опарации прерывания (для формирования сигнала 60 внутреннего условия прерывания) .Э

Код вектора прерывания является адресом ячейки оперативной памяти, в которой хранится первый (стартовый) адрес программы обработки данного запроса. После приема кода вектора прерывания в 3ВМ 1 текущее содержимое счетчика команд и слова состояния процессора ЭВИ 1 запоминается в специально отведенной области памяти — стеке, и ЭВМ 1 переходит к выполнению программы, указанной кодом вектора прерывания °

После ее исполнения из стека восстанавливаются значения счетчика команд и слова состояния процессора ЭВИ 1 г которая продолжает выполнение прерванной программы.

В начальный момент функционирования системы ведущая ЭВИ 1 выставляет в обцую магистраль системы сигнал общего сброса, который формируется одновибратором 22 при записи соответствующего разряда в регистр

13, приводящий блоки всех устройств

2, подключенных -к общей магистрали системы, в исходное состояние. Для разрешения работы блока 17 ведомые

ЭВМ 1 программно устанавливаются в регистр 13 разряд разрешения прерывания. Для выдачи задания в ведомую

ЭВМ 1 и ведущая ЭВМ 1 выставляет в общую магистраль системы ее адрес, сопровождая его сигналом идентификации типа информации. Этот сигнал по линиям 46 поступает в схему 43 сравнения устройств 2 ведомых ЭВМ 1.!

l 144112

Поскольку ведомые ЭВМ 1 в этот момент сигнала идентификации не выдают, схема 43 сравнения выдает сигнал несравнения на линию 49, который через элемент ИЛИ 45 и линию 40 5 поступает в блок 17 и вызывает прерывание ЭВМ 1. Работа ведомых ЭВМ 1 может быть организована и не по прерываниям, В этом случае циклически может осуществляться программный анализ разряда регистра 13, соответствующего выходу схемы 43 сравнения на линии 49.

Каждая ведомая ЭВМ 1 программно считывает с линий 6 общей магистрали 15 системы адрес, выставленный ведущей

ЭВМ 1, и сравнивает его с собственным, присвоенным заранее. Только ад— ресуемая ведомая ЭВМ 1 включается на прием и топько она принимает все 20 дальнейшие передачи данных ведущей

ЭВМ 1, не сопровождаемые сигналом идентификации. Для этого адресуемая ведомая ЭВМ 1 устанавливает программно в регистре 13 разряд разрешения 25 приема, поступающий в блок 16 и разрешающий его работу в режиме приема. Последнюю передачу слова данных ведущая ЭВМ 1 сопровождает сигналом окончания обмена, который одновременно с данными считывается ведомой ЭВМ 1 через коммутатор 15 и приняв который ведомая ЭВМ прекращает прием данных, сбрасывая программно разряд разрешения приема в регистре 13. Затем, приняв задание ведущей ЭВМ 1, ведомая ЭВМ 1 продолжает работу автономно. Завершив процедуру выдачи заданий ведомой ЭВМ 1, ведущая ЭБМ 1 включается на выпол — 4p нение некоторой фоновой программы, . не связанной непосредственно с обслуживанием информационного обмена по общей магистрали системы.

После завершения задания ведомая 4>

ЭВМ 1 устанавливает в регистре 13 разряд разрешения считывания слова запросов, в регистре 14 — позиционный код номера, присвоенного данной

ЭВМ 1, затем в регистре 13 дополнительно устанавливаются разряды запроса, по которому через блок 10 в соответствующую линию 8 общей магистрали системы выдается сигнал запроса и разрешения прерывания, де- 55 блокирующий блок 17. Запросы других ведомых ЭВМ 1 аналогичным образом передаются в линию 8 общей магист1 рали системы. Этот сигнал запроса через блок 10 поступает на линию 41 блока 17 устройства 2 ведущей ЭВМ 1.

Поскольку в устройстве 2 ведущей

ЭВМ 1 переключатель 37 замкнут, сигнал запроса вызовет прерывание этой ЭВГ1 и переход ее на программу управления обменом.

По программе управления ведущая ЭВМ 1 выполняет по общей магистрали системы операцию чтения слова запросов, устанавливая в регистре

13 сопряженного с ним устройства 2 разряды признака команды и окончания обмена, сигналы с которых через блок 10 передаются в соответствующие линии 8 общей магистрали системы.

Эти сигналы поступают во все устройства 2, подключенные к общей магистрали системы, при этом в каждом устройстве 2 блок 16 выполняет операцию чтения и выдает сигнал в блок 10. Информация из регистра 14 передается на линии 6, считывается ведущей ЭВМ 1 и программно обрабатывается для выделения наиболее приоритетного запроса.

Затем ведущая ЭВМ 1 передает выбранной ведомой ЭВМ 1 команду "Передать данные", по которой ведомая

ЭВМ 1 переключается на передачу.

Ведущая ЭВМ 1, переключившись на прием, принимает данные от ведомой.

По сигналу окончания обмена от ведомой ЭВМ 1 сеанс связи прекращается.

После этого ведущая ЭВМ 1 выполняет обработку принятых данных и выдает новое задание ведомой ЭВМ 1.

Кроме ЭВМ, к общей магистрали системы могут подключаться также периферийные устройства, обеспечивающие указанный алгоритм взаимодействия по общей магистрали системы. (прием и обработка адресов и команд, прием и выдача данных).

Принципы работы системы в этом случае не изменяются.

На фиг. 8 представлена диаграмма алгоритма работы блока 16.

Операции, выполняемын в различных состояниях:

S0 — исходное состояние, все выходные сигналы равны нулю;

S< — сигнал 53 готовности источника (линия 30 выхода)= i 2

S — сигнал 53 готовности источника (линия 30 выхода)= О, строб данных в линии 6 (ли-, I

1144112

16 ния 29 выхода) = 1, сигнал сопровождения данных в линии 34= 1;

S — строб данных в линии 6 (ли1 нии 29 выхода) = 1, сигнал сопровождения данных в линии 34 = О;

S< — сигнал 56 готовности приемника (линии 29 выхода) = 1, S — сигнал 56 готовности приемФ ника (линии 29 выхода) = 0, сигнал 58 готовности приема (линии 30 выхода) = 1, S — сигнал 58 готовности приема ь (линии 30 выхода) .= О, сигнал 57 "Данные приняты" (линии 29 выхода) = 1, S — сигнал 57 "Данные приняты" (линии 29 выхода ) = О.

На фиг. 9 представлена диаграмма алгоритма работы блока 17 прерываний.

Операции, выполняемые в различных состояниях: 1

8 — исхоДное состояние, все выходные сигналы равны нулю, S, — сигнал 61 запроса прерывания (линия 42 выхода) = 1, S — сигнал 63 подтверждения (линия 42 выхода) = 1, сигнал 61 запроса прерывания (линия 42 выхода) = О, — установка вектора 65 прерывания (линия 42 выхода), S — финальное состояние, все выходы равны нулю (в этом состоянии блок 17 прерываний находится до снятия внутреннего условия прерывания для предотвращения повторных прерываний по одной и той же причине) .

Все переходы из состояния в состояние в обоих блоках синхронизированы сигналами генератора 21 по ли15 нии 31.

Таким образом, предлагаемое устройство при меньших аппаратурных затратах по сравнению с известным

20 обеспечивает подключение к общей магистрали системы периферийного оборудования, управляемой ЭВМ, создание многомашинных вычислительных комплексов мини- и микро-ЭВМ, рас25 пределенных произвольным образом в пределах длины общей магистрали системы, построение многомашинных вычислительных и управляющих комглексов мини- и микро-ЭВМ с общим полем

gp периферийных устройств, подключенных, как и ЭВМ, к общей магистрали системы.

1144112

Фиг. г

1144112

Фиг.1

1144112

1! 44! 12

1144112

1144112

Составитель В.Вертлиб

Техред M. Герг ель Корректор И. Розман

Редактор А.Козориз

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

Заказ 931/40 Тираж 710 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раупская наб., д. 4/5