Устройство для контроля дешифратора

 

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ДЕШИФРАТОРА , содержащее группу последовательно соединенных элементов задержки и элемент ИЛИ, причем вход начала контроля дешифратора соединен с входом первого элемента задержки группы , отличающееся тем, что, с целью упрощения, в устройство введена группа элементов ИСКЛЮЧАЮЩЕЕ ШШ и интегратор, причем каждый выход контролируемого дешифратора соединен с первь&4 входом соответствующего элемента.ИСКЛЮЧАЮЩЕЕ ИЛИ группы, вход началd контроля дешифратора соединен с вторым входом первого элемента ИСКЛЮЧАНЙЦЕЕ ИЛИ группы, выход каждого элемента задержки группы соединен с вторым входом последующего элемента ИСКЛЮЧАЮЩЕЕ ИНИ группы , выходы каждого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ группы соединены с соответствующими входами элемента ИЛИ, вы (Л ход которого через интегратор соединен с выходом неисправности дешифратора устройства. f

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (19) (11) 11бу G 06 F 11/26

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСНОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР пО делАм изОБРетений и ОтнРЫтИЙ (21) 3659925/24-24 (22) 09. 11.83 (46) 07.04.85. Бюп. В 13 (72) Я.С.Парамуд, И.Ф.Пашко, Л.М.Сергейчук и С.С.Рабко (53) 681.3 (088,8) (56) 1. Селлерс Ф. Методы обнаружения ошибок в работе ЭЦВМ. М., "Rtp"

1972, с. 232, фиг. 12. 10.

2. Авторское свидетельство СССР

И 918948, кл. G 06 F 11/10, 1982 (прототип) . (54)(57) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ДЕШИФРАТОРА, содержащее группу последог вательно соединенных элементов задержки и элемент ИЛИ, причем вход начала контроля дешнфратора соединен с входом первого элемента задержки группы, о т л и ч а ю щ е. е с я тем, что, с целью упрощения, в устройство введена группа элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и интегратор, причем каждый выход контролируемого дешифратора соединен с первым входом соответст вующего элемента. ИСКЛЮЧАЮЩЕЕ ИЛИ группы, вход начала контроля дешифратора соединен с вторым входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ группы, выход каждого элемента задержки группы соединен с вторым входом последующего элемента ИСКЛЮЧА1ИЦЕЕ ИЛИ группы, выходы каждого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ группы соединены с соответствующими входами элемента ИЛИ, Bbl

Q ход которого через интегратор соединен с выходом неисправности дешпфратора устройства. (1149267

Изобретение относится к автомати. ке, телемеханике и вычислительной технике и может быть использовано для контроля различных дешифраторов.

Известно устройство для контроля 5 дешифратор а, содержащее дешифратор, многовходовую схему ИЛИ, схемы НЕ, И и схему нечетности j1j .

Недостатком этого устройства является то, что оно не выявляет та- 10 кие отказы в работе дешифратора, когда возбуждаются требуемая и нетребуемая шины, а также когда возбуждается нетребуемая шина.

Наиболее близким по технической 15 ущности к предлагаемому является устройство для контроля дешифратора, содержащее группу последовательно соединенных элементов задержки, элемент ИЛИ и проверяемый дешифратор, 20 причем первым входом устройства является вход дешифратора, а второй вход устройства соединен с входом первого элемента задержки группы, второй и третий элементы ИЛИ, груп- 25 пу элементов И, элемент задержки, триггер, элемент И и пороговый элемент (2) .

Однако сложность построения известного устройства требует значи- 3(} тельных аппаратурных затрат на его реализацию.

Цель изобретения — упрощение устройства.

Поставленная цель достигается 35 тем, что в устройстве для контрбля дешифратора, содержащем группу последовательно соединенных элементов задержки и элемент ИЛИ, причем вход начала контроля дешифратора соеди- 40 нен с входом первого элемента задержки группы, введена группа элементов

ИСКЛЮЧАЮЩЕЕ ИЛИ и интегратор, причем каждый выход контролируемого дешифратора соединен с первым входом 45 соответствующего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ группы, вход начала контроля дешифратора соединен с вторым входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ группы, выход каждого элемента задержки группы соединен с вторым входом последующего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ группы, выходы каждого элемента ИСКЛЮЧАЮЩЕЕ ИПИ группы соединены с соответствующими входа-. ми элемента ИЛИ, выход которого че, рез интегратор соединен с выходом неисправности дешифратора устройства.

Сущность изобретения таким образом заключается в замене второго и третьего элемента ИЛИ, группы элементов И, элемента задержки, триггера, элемента И порогового элемента и их связей в прототипе на группу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и интегратор, и их связей в предла— гаемом устройстве, что позволяет существенно упростить устройство для контроля дешифратора.

На чертеже приведена схема устройства для контроля дешифратора.

Устройство содержит группу 1 элементов задержки, группу 2 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент

ИЛИ 3, интегратор 4, проверяемый дешифратор 5. Группа 1 элементов задержки состоит из последовательно включенных элементов задержки

611,...,6 т (п-1), где и — количество выходов проверяемого дешифратора 5.

Группа 2 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ содержит элементы ИСКЛЮЧАЮЩЕЕ ИЛИ

7 1,..., 7, и. Выходы проверяемого дешифратора 5 соединены с первыми входами соответствующих элементов

ИСКЛЮЧАЮЩЕЕ ИЛИ 7 группы 2. Второй вход первого элемента ИСКЛЮЧАЮЩЕЕ

ИЛИ 7 группы 2 соединен с входом первого элемента 6.1 задержки группы 1, а выходы элементов 6 задержки группы I соединены с вторыми входами последующих элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 7 группы 2. Выходы всех элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 7 группы

2 соединены с входами элемента ИЛИ 3

Выход элемента ИЛИ Э соединен с входом интегратора 4, выход которого является выходом 8 устройства. Ин— тегратор 4 может быть выполнен в виде инвертора 9, на входе которого включен шунтирующий конденсатор 10.

Вход 11 начала контроля дешифратора является входом устройства.

Устройство работает следующим образом.

При контроле кодовые комбинации на вход дешифратора 5 подаются с заданной частотой (периодом Т). Последовательность кодовых комбинаций выбирается так, что на выходах дешифратора 5 появляются сигналы в заранее заданной последовательности (например, в порядке возрастания номеров выходов проверяемого дешифратора 5, с 1-го по и-й). Время задержки сигнала начала контроля

1149267

50

55 дешифратора Контроль" каждым элементом 6 группы 1 элементов задержки равно периоду Т смены кодовых комбинаций на входе дешифратора 5.

Длительность сигнала на входе 11 выбирается равной периоду Т. При одновременной подаче первой кодовой комбинации на входы проверяемого дешифратора 5 и сигнала на вход 11 устройства появление сигнала на выходе любого элемента 6 задержки группы

1 элементов задержки совпадает с появлением сигнала на соответствующем выходе дешифратора 5. Если одновременно с подачей на входы дешифратора 5 первой кодовой комбинации на вход, первого элемента 6 задержки по входу "Контроль" устройства подается импульс, то при правильной работе дешифратора 5 на обоих входах перво-. го элемента ИСКЛОЧАЮЩЕЕ ИЛИ 7 группы 2 будут присутствовать сигналы логической единицы, а на входах остальных элементов ИСКЛЮЧАЮЩЕЕ ИЛИ

7 группы 2 будут присутствовать сигналы логического нуля. На всех выходах элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 7 группы 2 будут сигналы логического нуля, на выходе элемента ИЛИ 3 будет сигнал логического нуля, а на выходе интегратора 4 будет сигнал логической единицы, свидетельствующий об исправности дешифратора на первом шаге проверки. Интегратор

4 обеспечивает фильтрацию кратковременных выбросов на выходах элементов

7 и элемента 3 вследствие неидеальности совпадения во времени сигналов на входах элементов 7.

Через время, равное периоду Т смены кодовых комбинаций, на входы дешифратора 5 поступит вторая кодовая комбинация, в результате воздействия которой на втором выходе дешифратора

5 появится сигнал и поступит на первый вход второго элемента 7.2. В это же время на выходе первого элемента

6 задержки группы 1 также появится сигнал, который поступит на второй вход элемента 7.2. В результате совпадения сигналов с выхода первого элемента 6 задержки с сигналом, который появился на втором выходе дешифратора 5, на входах второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 7.2 группы 2 при5

35 сутствуют сигналы логической единицы. а на остальных входах остальных элементов 7 — сигналы логического нуля.

На выходах элементов 7 и элемента

3 будут сигналы логического нуля, а на выходе 8 устройства — сигнал логической единицы.

Если дешифратор 5 исправен, т.е. сигнал на выходе дешифратора 5 соответствует входной кодовой комбинации, то в дальнейшем устройство для контроля дешифратора 5 работает аналогично описанному.

При возникновении различных видов неисправностей в дешифраторе 5 (например, когда при наличии входной кодовой комбинации не возбужда.ется ни одна выходная шина или когда возбуждается нетребуемая шина, т.е. случай несоответствия выходного сигнала входной кодовой комбинации) импульсы с его выходов и выходов элементов 6 задержки не будут совпадать на соответствующих элементах ИСКЛЮЧАЮЩЕЕ ИЛИ 7 группы 2. В этом случае на выходах элемента 7 и на выходе элемента ИЛИ 3 будет сигнал логической единицы, а на выходе интегратора 4 — сигнал логического нуля, что сигнализирует о сбое в работе дешифратора 5.

Если в качестве элемента 9 в ин". теграторе 4 использовать усилитель без инверсии, то выходной сигнал, свидетельствующий о неисправности дешифратора 5, будет иметь уровень логической единицы. Интегратор 4 может быть и,в другом исполнении.

Таким образом, появление на выходе

8 устройства выходного сигнала во время контроля работы дешифратора 5 свидетельствует об отказе или сбое в контролируемом дешифраторе 5. Кроме того, предлагаемое устройство выявляет все виды отказов и сбоев в контролируемом дешифраторе 5 при существенном упрощении устройства по сравнению с известным.

- Технико-экономический эффект предлагаемого устройства заключается s уменьшении аппаратурных затрат на

его построение по сравнению с известными устройствами при обеспечении высокой достоверности контроля.

1 249267

Составитель И.Сигалов

Техред З,Палий Корректор О. Билак

Редактор А.Шандор

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4

Заказ 189f/35 Тираж 710 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5