Цифровой преобразователь координат

 

1. ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ КООРДИНАТ, содержащий два счетчика, блок памяти, число-импульсный умножитель, кодовый вход которого соединен с выходом блока памяти, от-: лич ающийся тем, что, с целью повьшёния точности, он содержит блок элементов ИСКЛЮЧАЩЕЕ ИЛИ, сумматор, формирователь кода, элемент 2ИЛИ, квадратор, блок управления и блок синхронизации, .первый вход которого подключен к выходу переполнения сумматора, второй и третий входы соединены с выходом переполнения и импульсным выходом формирователя кода, четвертый вход соединен с импульсным выходом квадратора, пятый вход подключен к тактовому входу преобразователя, шестой вход соединен с первым входом блока управления и входом запуска преобразователя, седьмой и восьмой входы подключены соответственно к первому и второму выходам равенства кодов блока управления, вькод разрешения вьг дачи которого соединен с управляющим входом блока элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и информационным входом квадратора , синхровходы управляющих импульсов которого с первого по шестой соединены соответственно с третьим, четвертым, пятым, шестым, седьмым и восьмым, вьЬсодами синхрр импульсов блока синхронизации, пятый выход синхроимпульсов которогоподт ключен к установочному входу формирователя кодов, шестой выход синхроимпульсов соединен с вторым входом блока управления и управляющими входами формирователя кода и число-импульсного умножителя, седьмой выход синхроимпульсов подключен к третьему входу блока управления и входам за писи счетчиков, девятый выход синхроимпульсов соединен с тактовым входом число-импульсного умножителя и четвертым входом блока управления, (Л десятый выход синхроимпульсов подключен к первому входу элемента 2Ш1И, одиннадцатый выход синхроимпульсов соединен с пятым сходом блока управления , а двенадцатый выход синхроимпульсов подключен к вычитающим входам счетчиков, выход число-импульо сного умножителя соединен с вторым входом элемента 2ИЛИ, выход которого 00 подключен к тактовому входу формировасо ю ю теля кода, выходы переполнения счетчиков подключены соответственно к седьмому и шестому входам блока уп- . равления, восьмой и девятый входы которого соединены соответственно с входами знаковых разрядов первой и второй прямоугольных координат, входы модулей которых подключены к разрядным входам соответствующих счетчиков , первый кодовый выход квадратора соедщен с входом слагаемого формирователя кода и входом первого слагаемого сумматора, вход переноса которого подключен к потенциалу логи-

СОЮЗ СОВЕТСКИХ

СОЦ, ИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

- 4(з1) G 06 F 7/544

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

iIO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬГГИЙ (21) 3561054/24-24 (22) 04.03.83 (46) 23,06,85. Бюл. Ф 23 (72) E. Ф. Киселев (53) 681,325(088.8) (56) Авторское свидетельство СССР

В 942004, кл. G 06 F 7/548, 1980.

Авторское свидетельство СССР

Р 960834, кл. G 06 F 5/20, 1981. (54)(57). 1. ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ

КООРДИНАТ, содержащий два счетчика, блок памяти, число-импульсный умножитель, кодовый вход которого соединен с выходом блока памяти, о т .л и ч а ю шийся тем, что, с целью повышения точности, он содержит блок элементов ИСКЛ10ЧАЮЩЕЕ HJIH сумматор, формирователь кода, элемент

2ИЛИ, квадратор, блок управления и блок синхронизации, первый вход которого подключен к выходу перепол-. нения сумматора, второй и третий входы соединены с выходом переполнения и импульсным выходом формирователя кода, четвертый вход соединен с импульсным выходом квадратора, пятый вход подключен к тактовому входу преобразователя, шестой вход соединен с первым входом блока управления и входом запуска преобразо» вателя, седьмой и восьмой входы подключены соответственно к первому и второму выходам равенства кодов блока управления, выход разрешения вью дачи которого соединен с управляющим входом блока элементов ИСКЛ10ЧАИЩЕЕ

ИЛИ и информационным входом квадратора, синхровходы управляющих импульсов которого с первого по шестой соединены соответственно с

„„SU(„) 1163322 третьим, четвертым, пятым, шестым, седьмым и восьмым, выходами синхроимпульсов блока синхронизации, пятый выход синхроимпульсов которого под ключен к установочному входу формирователя кодов, шестой выход синхроимпульсов соединен с вторым входом блока управления и управляющими входами формирователя кода и число-импульсного умножителя, седьмой выход синхроимпульсов подключен к третьему входу блока управления и входам sanucu счетчиков, девятый выход синхроимпульсов соединен с тактовым входом число-импульсного умножителя и четвертым входом блока управления, десятый выход синхроимпульсов подключен к первому входу элемента 2ИЛИ, одиннадцатый выход синхроимпульсов

"оединен с пятым Lõoäîì блока управления, а двенадцатый выход синхроимпульсов подключен к вычитающим входам счетчиков, выход число-импульсного умножителя соединен с вторым входом элемента 2ИЛИ, выход которого подключен к тактовому входу формирова. теля кода, выходы переполнения счетчиков подключены соответственно к седьмому и шестому входам блока управления, восьмой и девятый входы которого соединены соответственно с входами знаковых разрядов первой и второй прямоугольных координат, входы модулей которых подключены к раз" рядным входам соответствующих счетчиков, первый кодовый выход квадратора соединен с входом слагаемого формирователя кода и входом первого слага:емого сумматора, вход переноса которого подключен к потенциалу логиl163322 ческой единицы преобразователя, а вход второго слагаемого сумматора соединен с ныходом инверсного кода фор- мирователя кода, выходы соответствующих старших разрядов второго кодоного выхода квадратора соединены через блок элементов ИСКЛЮЧАЮЩЕЕ ИЛИ с адресными входами блока памяти, при этом выходы разрешения выдачи и выход старшего знакового разряда блока управления, вход знакового разряда кода второй прямоугольной координаты, вто-, рой кодовый выход квадратора и первый, второй, третий и шестой ныходы синхроимпульсов блока синхронизации являются соответственно знаковым, информационным и тактирующими выходами преобразователя, причем блок управления содержит три триггера, два элемента ИСКЛЮЧАЮ@ЕЕ ИЛИ, два элемен. та 2-2-ЗИ-ЗИЛИ и два элемента 2И, выходы первого триггера, второго триггера, первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и второго элемента ИСКЛЮЧАК>.

ЩЕЕ ИЛИ являются. соответственно первым и вторым выходами равенства кодов, выходом разрешения выдачи и выходом старшего разряда блока управ-, ления, первый вход которого подключен к входу сброса третьего триггера, второй вход которого соединен с первым входом, третьим и седьмым входами первого элемента 2-2-3И-ЗИЛИ, третьим входом второго элемента 2-2-ЗИЗИЛИ и первым входом второго элемента 2И, третий вход подключен к входам сброса первого и второго триггеров четвертый вход соединен с чет1 вертым и пятым входами первого элемента 2-2-ЗИ-ЗИЛИ и п"".òûì входом нторого элемента 2-2-ЗИ-ЗИЛИ, пятый вход подключен к второму входу первого элемента 2И, шестой вход соеди1 нен с вторым входом первого элемента

2-2-3Н-ЗИЛИ и четвертым входом второго элемента 2-2-3И-ЗИЛИ, седьмой вход подключен к первому и второму входам второго элемента 2-2-ЗИ-ЗИЛИ и первому входу первого элемента

2И, а восьмой и девятый входьг соединены с входами второго элемента

ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого подключен к второму входу первого элемента ИСКЛЮЧАЮЩЕЕ сКЛИ первый вход которого соединен с выходом третьего триггера, выход первого элемента

2И соединен с входом установки третьего триггера, выход второго триггера подключен к второму входу второго элемента 2И, выход ко-.срого соединен с седьмым входом второго элемента 2-2-3И-ЗИЛИ, ныход первого триггера подключен к шестым входам первого и нторого элементов

2-2-3И-ЗИЛИ, выходы которых соединены со счетными входами первого и второго триггеров соответственно.

2. Преобразователь по и. отличающийся тем, что, блок синхронизации содержит тринадцать элементов 2И, два элемента ЗИ, дна триггера, регистр, элемент

3-2И-2ИЛИ, элемент 2-2И-2ИЛИ, семь элементов 2ИЛИ, элемент ЗИЛИ и элемент 8ИЛИ, причем второй вход шестого элемента 2И, первый вход первого элемента ЗИ, вход сброса первого триггера, первЫй вход элемента

3-2И-2ИЛИ и третий вход элемента

2-2И-2ИЛИ являются инверсными, а в |ходы девятого элемента 2И, восьмого элемента 2И, элемента 3-2И-2ИЛИ, второго элемента ЗИ, пятого элемента 2ИЛИ, второго триггера, шестого элемента 2ИЛИ, элемента 2-2И-2ИЛИ, седьмого элемента 2ИЛИ, пятого элемента 2И, четвертого элемента 2ИПИ, элемента ЗИЛИ являются соответственно с первого по двенадцатый выходами сии роимпульсов блока, первый, второй и третий входы которого подключены к первому входу второго элемента 2И, второму входу второго элемента ЗИ и третьему входу элемента 8ИЛИ соответственно, четвертый вход блока: подключен к четвертому входу элемента 8ИЛИ, пятый вход блока соединен с первыми входами шестого и седьмого и вторым входом двенадцатого элементов 2И, шестой вход блока .соединен с входом записи регистра, входом установки в.орого триггера и первыми входами пятого и шестого элементов 2ИЛИ, седьмой вход блока подключен к пятому входу элемента 3-2И-2ИЛИ и первому входу первого элемента 2ИЛИ, восьмой вход блока соединен с вторым нходом первого элемента 2ИЛИ и вторым входом первого элемента ЗИ выход первого элемента 2И подключен к второму входу пятого элемента 2И, выход второго элемента 2И соединен с первыми входами второго элемента 2ИЛИ и третьего элемента 2И, выход которого подключен к седьмому входу элемента

1163322

8ИЛИ, шестой вход которого подключен к выходу четвертого элемента 2И, выход пятого элемента 2И соединен с вторым входом четвертого элемента 2И, счетным входом первого триггера и" вторым входом седьмого элемента 2ИЛИ, выход шестого элемента 2И соединен с вторыми входами восьмого, одиннадцатого и тринадцатого элементов 2И и третьим входом первого элемента ЗИ, выход седьмого элемента 2И подключен к второму входу третьего и первым вхо дам пятого и девятого элементов 2И и второму входу элемента 3-2И-2ИЛИ, выход восьмого элемента 2И подключен к третьему входу элемента ЗИ, второй вход которого соединен с вторым входом шестого элемента 2ИЛИ, счетным входом второго триггера и выходом девятого элемента 2И, выход десятого элемента 2И подключен к входу последовательного кода регистра, выход одиннадцатого элемента 2И соединен с вторым входом пятого элемента 2ИЛИ и пятым входом элемента 8ИЛИ, восьмой вход которого соединен с выходом двенадцатого элемента 2И, четвертым входом элемента 2-2И-2ИЛИ и вторым входом элемента ЗИЛИ, выход тринадцатого элемента 2И подключен к четвертому входу элемента 3-2И-2ИЛИ и первому входу седьмого элемента 2ИЛИ, выход первого элемента ЗИ соединен с первым входом элемента 8ИЛИ, выход первого триггера подключен к второму входу второго элемента 2И и первому входу второго эчемента ЗИ, выход втоИзобретение относится к вычисли тельной технике, предназначено для выполнения операции преобразования прямоугольных координат в полярные координаты и может быть, в частности, использовано при построении специализированного цифрового вычислителя (СЦВ1 и генератора видеоимпульсов окружностей телевизионного устройст . ва отображения информации (УОИ) ме теорологической радиолокационной станции (МРЛ).

Цель изобретения — повышение точ ности преобразования в СЦВ двоичных рого триггера соединен с;.торыми входами шестого и седьмого и первым входом восьмого элементов 2И и вторым и третьим входами элемента 2-2И-2ИЛИ, выход первого разряда регистра подключен к первому входу восьмого и вторым входам девятого и десятого элементов 2И, выход второго разряда регистра соединен с входом сброса первого триггера и первыми входами тринадцатого элемента 2И, первого элемента ЗИ и третьего элемента 2ИЛИ, второй вход которого соединен с вторым входом четвертого элемента

2ИЛИ, первыми входами четвертого и одиннадцатого элементов 2И и выходом третьего разряда регистра, выход четвертого разряда регистра подключен к первым входам двенадцатого элемента 2И и четвертого элемента.

2ИЛИ, выход элемента 3-2И-2ИЛИ соединен с третьим входом второго элемента ЗИ и первым входом элемента

2-2И-2ИЛИ, выход которого подключен к первому входу элемента ЗИЛИ, выход первого элемента 2ИЛИ соединен с первым входом первого элемента 2И и вторым входом второго элемента 2ИЛИ, выход которого подключен к первому входу элемента

3-2И-2ИЛИ, третий вход которого соединен с вторым входом первого элемента 2И и выходом третьего элемента 2ИЛИ, выход элемента 8ИЛИ подключен к входу сдвига влево perHcTpa, разрядные входы которого соединены с входом константы 0001 блока.,кодов прямоугольных координат в двоичные и двоично-десятичные коды полярных координат за счет повышения . точности выполнения операции преобразования координат и выработки кодов полярных координат как в число-,. импульсных, так и параллельных двоичных кодах.. . На фиг. 1 изображена структурная схема предлагаемого преобразователя, на фиг, 2 - функциональная схема формирователя кода; на фиг. 3 - функ" циональная схема квадратора; на фиг. 4 - функциональная схема блока

1163322 управления; на фиг. 5 - функциональная схема блока синхронизации.

Преобразователь (фиг, 1) содержит счетчики 1 и 2, блок 3 памяти, числоимпульсный умножитель 4, блок 5 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, сумматор 6, элемент 2ИЛИ 7, формирователь 8 кода, квадратор 9, блок 10 управления, блок II синхронизации, тактовый вход !О

12 и вход 13 запуска преобразователя, выход 14 переполнения сумматора б, вход 15 переполнения и импульсный выход 16 формирователя 8, выходы 1720 блока IO, выходы 21 - 32 блока ll. !5 выход 33 умножителя 4, выход 34 элемента 2ИЛИ 7, выходы 35 и 36 переполнений счетчиков 1 и 2 соответственно импульсный выход 37 квадратора 9, входы 38 и 39 знаковых разрядов кодов 20 первой и второй прямоугольных координат, входы 40 и 41 кодов модулей первой и второй прямоугольных координат, кодовые выходы 42 и 43 квадратора 9, выход 44 инверсного кода формировате- 25 ля 8 и кодовые выходы 45 и 46 блоков

5 и 3 соответственно.

Формирователь кода 8 (фиг. 2) содержит регистр 47, сумматор 48 и элементы И 49-52. 30

Квадратор 9 (фиг. 3) содержит элемент 2ИЛИ 53, триггер 54, счетчик

55, узел 56 памяти, элементы И 57-60 и элемент 2И-2ИЛИ 61.

Блок 10 управления (фиг. 4) содер- З5 жнт триггеры 62-64, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 65 и 66, элементы 2-2-ЗИ-ЗИЛИ

67 и 68 и элементы И 69 и 70.

Блок 11 синхронизацни,.(фиг. 5) содержит элементы И 71-85, триггеры 40

86 и 87, регистр 88, элемент

3-2И-2ИЛИ 89, элемент 2-2И-2ИЛИ 90

:и элементы ИЛИ 91-99.

Преобразователь BsBIQJIHpH на элементной 45 рой переключаются в некоторые моменты времени после окончания имну.льсов на их синхронизнрующих входах (вычитающих входах счетчиков 1 и 2, суммирующем или вычитающем входе счетчика 55, счетных входа.. триггеров 62, 63, 86 и 87, синхронизирующих входах триггера 54, узла 56 памяти и регистра 47, входе записи и входе синхронизации сдвига регистра 88)..

В процессе работы преобразователя на входах и выходах его узлов вырабатываются коды, импульсы и сигналы, обозначаемые соответственно буквами

Ф, И, П, после каждой из которых стоит или номер входа преобразователя, или номер выхода его соответствующего узла, либо номер элемента соответствующего узла, на выходе которого представлен или код, или импульсы (последовательность импульсов И, представляющая соответствующий числоимпульсный код, обозначается также буквой N с соответствующим номером выхода узла), либо сигнал.

Разница между импульсом И и сигналом П заключается в том, что каждый импульс имеет или длительность такто- вого импульса ТИ12, или импульса запуска ИIЗ, а длительность каждого сигнала составляет не менее длительности t ð, одного периода частоты следования импульсов ТИ12.

Таким образом, на преобразователь поступают импульсы ТИ12, ИIЗ (на временной оси эти импульсы расположены так, что задний фронт каждого ИIЗ формируется после окончания заднего фронта соответствующего импульса

ТИ12), коды Ф40 = tYt, Ф41 = lX t, сигналы П38 = Y и П39 = Хо знаковых разрядов прямых кодов первой и второй прямоугольных координат соответственно, В процессе работы преобразователя формируются соответствующие коды

Ф43 - Ф47 (Ф47 — код на прямом выходе регистра 47) и Ф48, импульсы Иlб, И21 — И25, И27 ИЗО, И32 — И37, И50, И51, И55, И58 — Ибl, И67, И68, И69, И73, И74, И75 ИЗО, И76, И77, И78=

И22, И79=И29, И81 - И84, И85=И24, 899 и сигналы П14, П15, П17=П62, П18=П63, П19=П65, П20=П66, П26=П67, .П31 П94, П51, П54, П57, П64, П70, .П71, П72, Г80, П86, П, П, П, П (сигналы тактов,вычь "лений, вырабатываемых на выходах регистра

88 ), П91, П92, П93.

Функционирует преобразователь в смешанной арифметике (дробной и числоимпульсной арифметиках) таким образом, что каждому его ш-разрядному операнду е фФ1,tXt, r, ... .соответствует число представляемое или параллельным кодом е (в,выражении (1 ) e; является раз.1163322

o, IYI c !x!

1, 1 !.1x!

П64 = е=2Nt (2) rn л

Ns=2 е (8) (10) 30 (5) 45 г (Ф +Х) 2,. (6) 55

О(Е„ (r— рядной цифрой i-го разряда кода e), либо число-импульсным кодом Ме так, что связи между е и Н характеризуt ются выражениями!

О под первым из которых понимается операция преобразования кода в код е а под вторым - операция преобразоЭ и вания кода е в код N, представляющий собой последовательность импульсов, число импульсов в которой равно

Ne

С учетом равенства (1) связь между кодом и углом Ч характеризуется формулами

20 ч-0 т)г (5!

1 а разрядные цифры 9 и 9,-, старших 25 л Х разрядов кода < вырабатываются преобразователем согласно выражениям г

П38 = Х 1 (4)

П20 = Ч „= Yo -+ Х, П38+П39.

В каждом цикле работы преобразователя можно выделить два периода: пе» л .риод Tl вычисления кода r и период

Т2 вычисления кода

В периоде Tl код Ф43 = r формиру-. ется в счетчике 55 с помощью разверт-40 л ки линейной функции Z(t) до ..того момента времени t когда приближается равенство

Y2 + Х Z (t ) = r выполняется с минимальной ошибкой

50 обеспечивающей ошибку вычисления кода r k(t), опвепеляемую согласно ф\ неравенству

Кроме того, в периоде Tl пвоизводится сравнение кодов Y и IX путем выработки сигнала определяющего код р наименьшего и код q ) р наибольшего из двух кодов

IY и!k! согласно вы ажениям р = !Y П64 чХ П641

q - I 7 1 п64 ч x п64!

В периоде Т2 код g находится с помощью развертки функции sin ot(t) л аргумента o((t) до того момента времени t"; когда точно выполняется равенство р = П p r, sin о (t+)) (9) . а в счетчике 55 сформируется код

Ф43 1 -" Я" й19 ч((1-Ы") Оч

Ч(1-2") 0 ) ° П19 в зависимости от переменных П19 и

9, определяемых выражениями П19

П649П20=П64Э Ч, О, р-0

8 * sign Р (11) р О

И где (t) — (и+1)-разрядный код угла a(t) 6 (o, Г /4); о -и — разрядный код, полученный в результате операции округления кода (t% ) °

В каждом из периодов Tl и Т2 мож» но выделить четыре временных такта

t» йг, t и й,, в течение которых регистр 88 формирует сигналы П „, П г

П 5, П таким образом, что при П

l иК 1egl, 2,3, 4)П О.

Перед началом каждого цикла вычислений в памяти узлов преобразователя . содержится информация, обусловленная предысторией его работы, а на входах 38-41 устанавливаются прямые двоичные коды прямоугольных координат !попле установления сигналы П38 и П39 сохраняют свои значения в тече ние всего цикла вычислений, а коды

Ф40 и Ф41 сохраняют свои значения, по крайней мере в течение периода

Т1).

45 (12) (p + ß ) состоит из одной части, а для (1-2 ) а (р + q ) ((1-2 ) (13) 7 116332

Каждый цикл вычислений начинает. ся по ИIЗ, производящему установку преобразователя в начальное состоя ние периода1Т! вычислений: по И!3 триггер 64 устанавливается в "0", а триггер 87 - в "1", по И25 ИIЗ счетчик 55 и формирователь 8 устанавливаются в "0" по И27=ИIЗ триггеры 62 и 63 и узел 56 - в "0", в счетчики 1 и 2 заносятся коды Ф407 10 и Ф41 Х, а после окончания ИIЗ ре 1 гистр 88 устанавливается в состояние "0001" такта t< и сигналом П „ = 0 фиксирует триггер 86 в нуле.

Триггер 87 в периоде Tl (или Т2) ts вырабатывает сигнал П261 (или П26=0), разрешающий генерацию импульсов

И77 .ТИ12 (или И76ТИ12), обеспечивающих синхронизацию работы преобразователя в периоде Tl (или Т2).

В любом из периодов в такте t по:ТИ12 генерируется один импульс

И82, а также Xt1 u tz вырабатывается сигнал ПЗ! =П94=Пg yП =1, в тактах и — сигнал П93=П > Ч П63=1,„25 а в конце каждого такта генерируется импульс И99, после окончания ко. торого содержимое регистра 88 сдвигается влево, обеспечивая тем самым требуемую последовательность тактов вычислений в каждом из периодов.

В такте tg периода Т2 генерируется один импульс И81, а в такте t> периода Т1 (или Т2) - один импульс

И21 И79 (или И22-И78). е 35

В каждом из периодов Tl и Т2 генерируется четыре импульса И99 так что в периоде Тl (или Т2) первый, .второй, третий .и четвеотый импульсы

И99 вырабатываются соответственно по

И82 {то же по И82), И74 (или И81), И99=И73ч И37 (или И84) .и И21 (или

И22 ).

Каждый такт йз периода Tl для

8 рая - при П86 1, где П86 - сигнал, вырабатываемый триггером 86.

Импульс И99 конца такта t выраба3 тывается в случае (21) по сигналу

П15=1 (генерируется И99=И37=И24=И851, в случае (22) — по И55 (т.е. И99=И37=

И55), а в случае (23) — по сигналу

П14=1 (при П72=П14=П86=1 генерируется И99=И73).

Рассмотрим работу каждой составной части преобразователя в течение цикла.

Блок 11 по входным сигналам и импульсам вырабатывает в периоде Tl сигналы П26=1, ПЗI, один импульс И25=

ИIЗ, один импульс И21 (вырабатывается в четвертом такте) два импульса

И27=ИIЗ И21, при П91 0 и условии (!2) — по одному, а во всех остальных случаях — по два импульса И29 и И30=

=И75 (каждый из этих импУльсов вырабатывается во втором или третьем тактах по сигналу П91=П17 ч П18=1), последовательности импульсов И23 и И28=

=И23 (вырабатываются во втором и третьем тактах) и последовательность импульсов И32=И82 ч И28, а в периоде

Т2 — сигналы П26=П31, один импульс

И28=И82 в первом такте, один импульс

И25И81 во втором такте, один импульс И22 в четвертом такте и последовательность импульсов И23=И83/2, И29=И83, И32=И82 V Иlб.

В тактах и и t периода TI каждая из пОследовательностей И23, И28 и И32 представляет код N N

A . . Я3

N 3 N3 функции Z(t) = 2 ".11 развертываемой в.счетчике 55 (т.е.

Ф43 = Z{t), а в также t3 периода Т2 последовательности И23 и И29 соответственно представляют коды И,6 =

N g g и Nî(= N gg ОднОГО аргумента

-(т +1)

2(t) = 2 )- Ng, с помощью которого в счетчике 55 вырабатывается код (l9), а последовательность И32 представляет код N = N = N (код N

Р 16 Ы P формируется формирователем 8, выполняющим функцию число-импульсного л умножителя кода Ф42 = r на код

N = N>, соответствующий и -разрядл л ной функции а = sin 06(t). или для (14) из а втоО .(л 2) <(1 2 ) состоит из двух частей, первая которых выполняется при Н86=0, Квадратор 9 в периоде Тl с помощью сигналов П26=1 и П57=П19 ° П26 = 0 по импульсам И25=ИIЗ и И27=И13 усT àíàâëèâàåòñÿ в "0", а в течение тактов t< и t по коду N . = N pe3 с 3 ализует алгоритм

1) 63322

Ф43 = Z(t+1)=2 . Nã(4+ (15)

2-21

Ф42= 22(t+))= tZ(t+2 )

Zi(t) + Z(t) ° 2 +

В течение такта t3 элементы 58 и

60 формируют импульсы кодов 40

Nsa =II)9 . N<+

N« П)9 - (Nga — 1) (17) 45 по которым счетчик 55 с начальными условиями (16) реализует алгоритм (10) .

В -.àêòå t код N вырабатывается с помощью триггера 54, а узел 56 слу-50 л жит для запоминания кода Ф43 = г.

В такте t в счетчике 55 устанавФ л ливается код Ф43 = Ч и по И22 с

;преобразователя .снимается код, вычисленный согласно выражениям (4) 55 и (10).

Счетчики 1 и 2 служат в качестве

:компараторов, формирующих импульсы где n = О, 1, 2,... — точки текущего времени, отсчитываемые по соответствующим импульсам кода N .

Если в первой части такта t9 об-. наруживается условие (12) или во вто-10 рой части такта t9 условие (13), то генерируется импульс И37 (в первом случае И37=И24, а во втором И37=И55) производящий в счетчике 55 фиксацию .

A -n кода Ф43 = r = 1-2 и осуществляющий 15 переход к такту t .

Если вычисления соответствуют условию (14), то к концу такта йа л в счетчике55 сформирует я код. Ф43 т согласно алгоритму (5). В такте t„ 20 этот код снимается с преобразователя по И21, а на квадратор 9 поступает импульс И27=И21, устанавливающий в "0" триггер 54 и узел 56.

В периоде Т2 работа квадратора 25 осуществляется по сигналам П26=

=О,П57=П19:, П54, импульсу И28=И82 такта t,, импульсу И25=И81 такта и импульсам И23 кода Н.б,генерируемого в такте а Ю

По импульсу И28 в узел 56 заноситл ся код Ф43 = r .определяемый разря дами п,...(2п-l) кода Ф43 {значения 1 остальных разрядов этого кода равны .

"О"), а по импульсу И25 в счетчик 55 заносится код

Ф43 = О v ()-2 ) - П19, (16) И35 и И36 так, что в периоде Tl производится фиксация моментов равенства 2 gapa Nz = N» = ))га коду

N> (формируется И35) и коду И,Это осуществляется с помощью сигнала

ПЗ1=1 по импульсу И36,,генерируемому или в такте t любого периода

1 (т.е. при х = О), либо в такте и периода T l при! 9 (1 Х! 9 О.

В периоде Т2 триггер 62 является делителем частоты импульсов И67

=И29, представляющих код N g= N2» триггер 63 вырабатывает сигнал П18=

=1 равенства N =N триггер 6426 Р сигнал П64 в соответствии с выражением (7), а элементы 65 и 66 - сигналы П19=П64 & )I20II20=II38 0+ П39, Сумматор 6 используется только в периоде Tl а блоки 3 и 5 и умножитель 4 — олько в периоде Т2.

Блок 5 (для n = 10 и при выполнении преобразователем в СЦВ только л л операции преобразователя х и с в л

r и Ф ) вырабатывает четырехразрядный. код

Ф45= оС„„ =П19 Ф43„„ Ч П19 @43<„ )(19) где Ф43„„(или Ф43„д ) — код, образованный прямыми (или-инверсными) значениями второго, третьего, четвертого и пятого разряцов кода Ф43.

Блок 3 в такте t периода Т2 по коду (19) вырабатывает шестиразрядный код Ф46=1 углового коэффициента для воспроизведения методом КЛА фунл л кции а = sinQt) в угле от О до

К/4, разбитом на 16 участков аппроксимации.

В периоде Т2 сигналом П26=0 разрешена работа умножителя 4, который в такте по коду Ф46 и коду N >

29 Ng генерирует импульсы ИЗЗ, представляющие код Иу =112п-разрядной функции а = sin cc(t) l,n + 1)-разрядного аргумента 2 (t).

Элемент 2ИЛИ 7 на выходе 34 вырабатывает импульсы ИЗ4=ИЗО Ч ИЗЗ.

Формироватепь 8 служит в периоде Tl для формирования и запоминания кода

Ф47 Р + Ч (20) (формируется ИЗ6), а в периоде 7 фиксация момента равенства коды Nf6

Л л коду Np (при р =. (Y(Х) формируетл л ся И35, при P = I X I (Y I формирует116332

11 ся И36, а при р g импульсы И35 и

И36 формируются одновременно).

В периоде Tl в счетчики 1 и 2 коды (Ф и 1х !заносятся сначала л по И27=И13, а затем по И27 И21. После этого на вычитающие входы счетчиков 1 и 2 подается последовательность импульсов Й32 .первый импульс которой в каждом периоде формируется в первом такте по И82, а 10 остальные вырабатываются по И29=И23 в периоде Tl и по Иlб в периоде Т2.

Блок 10 служит для выработки сигналов П17 - П20 с помощью импульсов

И13 И27, И29, И35 и И36 и сигналов 15

П26, П31, П37 и П38. Установка в

"0" тоиггера 64 осуществляется по

И13, а триггеров 62 и 63 - по И27=

И13 Ч И21.

В начале каждого из периодов Tl 211 и Т2 триггеры 62 и 63 находятся в

"0", триггер 64 - только в начале периода Tl, а в такте или

1 2 периода Tl он устанавливается в состояние, определяющее выработку сиг- д нала П64 согласно выражению (7).

В процессе выполнения вычислений элементы 67 и 68 на счетных входах триггеров 62 и 63 формируют импульсы

12 це такта t периода Tl в регистр 47 л2 заносится код р по первому импульсу

И34=ИЗО=И75.

В течение первой части такта t периода Tl на выходе 15 переполнения сумматора 48 вырабатывается сигнал

0 (Р2+ 4х) (1 — 22п

+ q

П15 = так, что при П15=1 происходит переход к такту „ (формируются импульсы И23, И37, Ибl и И99), а при П15=0 генерируется второй импульс И34, в регистре 47 запоминается код и начинается вторая часть такта t

В течение второй части такта t+ периода Tl сумматор 6 производит сравнение кода Ф42 с кодом (складывает без знаковых разрядов код Ф42 0 с кодом Ф44 = -Ф47 = -(р + q )) . В результате на выходе 14 переполнения сумматора 6 вырабатывается сигнал

О, 2 (t) . (р + q

П14

Z2(t) л 2 + л «c(l -2-п)2

И67 И26 (И35КИ29 -П17 ) VH29 П26 (! 81

И68 И36 ч И35 П26 V И29 - П17 П18 П26), В периоде Т1 первый импульс И67 (или И68) генерируется по И35 (или

И36) и переключает триггер 62 (или

63 1 в "1": вырабатывается сигнал

Пl? 1 (или П18 1), означающий, что

N 011, {или Nz Н ) .

По сигналу П91П17 ЧП18=1 блок 11 генерирует импульс И29, по которому согласно выражению (!8) генерируется только один из импульсов И67 и И68, устанавливающий в "0" соответствующий

45 из триггеров 62 и 63.

Триггер 64 переключается. в "1" только при условии Ф yp! x а в периоде Т2 является число-импульсным умножителем кода Ф"42 г на код

N < Н„, соответствующий и-разрядной

A A функции а = sin с (t)

На формирователь 8 поступают код

Ф42, сигнал П26 и импульсы И25 и

И34.

В начале периода Tl регистр 47 по

И25 И13 устанавливается в "0". В конпоэтому вторая часть такта t периода

Tl заканчивается или по И55 (импульсу переполнения счетчика 55 ), либо по сигналу П14=1., В периоде Т2 в регистр 47 по И25=

=И81, генерируемому в такте t, за,носится код Ф 47 (О) = 0,5, образованный и, (2n-1) разрядами кода

Ф47 (О), значения остальных разрядов этого кода равны "0".

При этом в течение периода Т2 на вход (n-1)-ro разряда регистра 47 подан сигнал П49=0, так как П26=0.

В такте t периода Т2 на формиро9 л ватель 8 поступают коды Ф"42 = r u

Б = N, и на выходе 16 формируется импульс П16 кода N согласно алгоритму

1!.1 - ent(r N + 0,5) (21) умножения на цифровом интеграторе с параллельным переносом кода чис,па из регистра подынтегральной функции (где ent означает операцию выделения целой части числа, заключенного в скобках).

1)63322

1163322

2Ф

2д

27

28 миг.3

l163322