Система связи с дельта-модуляцией

 

СИСТЕМА СВЯЗИ С ДЕЛЬТАМОДУЛЯЦИЕЙ , состоящая из соединенных через канал связи переданлцей части, содержащей кодер, выполненный из вычитающего блока, первый вход которого соединен с входом кодера и входом передающей части. Двоичного модулятора, вход которого соединен с выходами вычитающего блока и интегратора, выход которого подключен к второму входу вьгчитакщего блока, а вход, соединен с выходом двоичного модулятора и выходом кодера , два оперативно-запоминающих устройства , информационные входы которых соединены с выходом кодера, коммутатор , к первому и второму входам которого подключены выходы соответственно первого и второго оперативно-запоминающих устройств, формирователь управляющих сигналов, первые, вторые и третьи выходы которого подключены к управляющим входам соответственно первого и второго оперативно-запоминающих устройств и коммутатора, синхронизатор, первый i выход которого поключен к первому входу формирователя управлякядих сигналов , и приемной части, содержащей два оперативно-запоминающих устройства , информационные входы которых соединены с входом приемной части, коммутатор, к первому и второму входам которого подключены выходы соответственно первого и второго оперативно-запоминающих устройств, фор в poвaтeль управляющих сигналов, первые, вторые и третьи выходы которого подключены к управляющим входам соответственно первого и второго оперативно-запоминающих устройств и коммутатора, синхронизатор, вход которого соединен с входом приемной части, а первый выход подключен к первому входу формирователя управ (Л ляющих сигналов, а также декодер, выполненный из соединенных последовательно интегратора и фильтра низких частот, выход которого подключен к выходу приемной части, о т ;личающаяся тем, что, с целью повышения достоверности передаваемой информации,в передакяцую часть введены аналого-цифровой и цифЭд роаналоговый преобразователи, рем гистр, вентиль и блок стробирования, а в приемную часть - цифроаналогоч вый преобразователь, регистр, два 9) вентипя и блок стробирования, причем в переданлцей части вход аналогоцифрового преобразователя соединен с входом передающей части, выходы его подключены к соответствующим входам регистра и цифроаналогового преобразо ателя , выход которого подключен i к дополнительному входу интегратора ; кодера через вентиль, управляющий вход которого соединен с четвертым выходом формирователя

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) ((1) 4(5!) Н 03 M 3/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOIVIV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3623394/24-21 (22) 15.07.83 (46) 23.06.85. Бюл, В 23 (72) Н.И. Козленко, P.Н. Рыжкова, В.И. Сапрыкин и А.Н. Асосков (53) 621.376.56(088.8) (56) 1, Авторское свидетельство СССР

Р 296252, кл. Н 03 К 13/22, 24 ° 10.69.

2. "Электросвязь", 1980, М 2, с.21, рис.2 и 3 (прототип). (54)(57) СИСТЕМА СВЯЗИ С ДЕЛЬТАМОДУЛЯЦИЕЙ, состоящая из соединенных через канал связи передающей части, содержащей кодер, выполненный из вычитающего блока, первый вход которого соединен с входом кодера и входом передающей части, Двоичного модулятора, вход которого соединен с выходами вычитающего блока и интегратора, выход которого подключен к второму входу вычитающего блока, а вход; соединен с выходом двоичного модулятора и выходом кодера, два оперативно-запоминающих устройства, информационные входы которых соединены с выходом кодера, коммутатор, к первому и второму входам которого подключены выходы соответственно первого и второго оперативно-запоминающих устройств, формирователь управляющих сигналов, первые, вторые и третьи выходы которого подключены к управлякщим входам соответственно первого и второго оперативно-запоминающих устройств и коммутатора, синхронизатор, первый выход которого поключен к первому входу формирователя управляющих сигналов, и приемной части, содержащей два оперативно-запоминающих устройства, информационные входы которых соединены с входом приемной части, коммутатор, к первому и второму входам которого подключены выходы соответственно первого и второго оперативно-запоминающих устройств, формирователь управляющих сигналов, первые, вторые и третьи выходы которого подключены к управляющим вхо" дам соответственно первого и второго оперативно-запоминающих устройств и коммутатора, синхронизатор, вход которого соединен с входом приемной части, а первый выход подключен к первому входу формирователя управляющих сигналов, а также декодер, выполненный иэ соединенных последовательно интегратора и фильтра низких частот, выход которого подключен к выходу приемной части, о т— л и ч а ю щ а я с я тем, что, с целью повышения достоверности передаваемой информации,в передающую часть введены аналого-цифровой и цифроаналоговый преобразователи, регистр, вентиль и блок стробирования, а в приемную часть — цифроаналоговый преобразователь, регистр, два вентиля и блок стробирования, причем в передающей части вход аналогоцифрового преобразователя соединен с входом передающей части, выходы его подключены к соответствующим входам регистра и цифроаналогового преобра-: зователя, выход которого подключен

1к дополнительному входу интегратора кодера через вентиль, управляющий вход которого соединен с четвертым выходом формирователя

1)63476

15 управляющих сигналов, пятые выходы которого подключены к управляющим входам регистра, выход которого соединен с третьим входом ком-. мутатора, выход которого подключен к входу блока стробирования, выход которого соединен с выходом передающей части, а управляющий вход — с шестым выходом формирователя управляющих сигналов, второй вход которого соединен с вторым выходом синхронизатора и тактовыми входами аналогоцифрового и цифроаналогового преобразователей и двоичного модулятора кодера, кроме того, в приемной части выход коммутатора подключен к входу блока стробирования, выход которого через первый вентиль подключен к. вхоИзобретение относится к импульсной технике и может быть использовано для передачи аналоговых сигналов цифровым способом.

Известна система связи с дельтамодуляцией, состоящая из соединенных через канал связи кодирующей части, содержащей блок вычитания, двоичный модулятор, интегратор, три вентиля, синхронизатор, делитель частоты и блок стробирования и декодирующей части, содержащей синхронизатор, вентиль, делитель частоты, блок стробирования и соединенные последовательно интегратор и фиксатор низкой частоты ()) .

Недостатком .этой системы является большое время, необходимое для кор-рекции ошибок от воздействия помех и кратковременных: перерывов в передаче.

Наиболее близкой по технической сущности к изобретению является система связи с дельта-модуляцией, состоящая из соединенных через канал связи передающей части, содержащей кодер, выполненный из вычитающего блока, первый вход которого со« единен с входом кодера и входом передающей части, двоичного модулятора, вход которого соединен с выхо-. дами вычитающего блока и иитегратоду интегратора декодера, а дополнительный вход интегратора декодера соединен с выходом второго вентиля, вход которого подключен к выходу цифроаналогового преобразователя, а управляющий вход — к управляющему входу первого вентиля и четвертому выходу формирователя управляющих сигналов, пятый и шестой выходы которого соединены с управляющими входами соот-.. ветственно регистра и блока стробирования, при этом второй и третий входы ,формирователя управляющихсигналов соединены соответственно с вторыми третьим выходамисинхронизатора,вход которого соединен с входомрегистра, выходыкоторого подключены к входам цифроаналогового преобразователя. ра, выход которого подключен к вто-, рому входу вычитающего блока, а вход соединен с выходом двоичного модулятора и выходом коцера, два опера" тивно-запоминающих устройства, информационные входы которых соединены с выходом кодера, коммутатор, к ,первому и второму входам которого подключены выходы соответственно . первого и второго оперативно-запоминающих устройств, формирователь управляющих сигналов, первые, вторые и третьи выходы которого подключены к управляющим входам соответственно первого и второго оперативно-запоминающих устройств и коммутатора, синхронизатор, первый выход которого подключен к первому входу формирователя управляющих сигналов, и приемной части, содержащей два оперативно-запоминающих устройства, информационные входы которых соеди" иены с входом приемной части, коммутатор, к первому и второму входам которого подключены выходы соответственно первого и второго оператив но-запоминающих устройств, формирователь управляющих сигналов, первые, вторые и третьи выходы которого подключены к управляющим входам соот- . ветственно первого и второго оперативно-запомииажщих устройств и комI,163476 4 нен с входом приемной части, а первый выход подключен к первому входу формирователя управляющих сигналов, а также декодер, выполненный из соединенных последовательно интегратора и фильтра низких частот, выход которого подключен к выходу приемной части, в передающую часть введены аналогоцифровой и цифроаналоговый преобразо- l0 ватели, регистр, вентиль и блок стробирования, а в приемную часть — цифроаналоговый преобразователь, регистр, два вентиля и блок стробирования, 30 мутатора, синхронизатор, вход которого соединен с входом приемной части, первый выход подключен к первому входу формирователя управляющих сигналов, а также декодер, выполненный из соединенных последовательно интегратора и фильтра низких частот, выход которого подключен к выходу приемной части )2j .

Недостатком известной системы связи является невысокая достоверность информации, передаваемой с помощью дельта-модуляции в условиях помех в канале связи и кратковремен ных перерывов в передаче.

tS

Цель изобретения — повышение достоверности передаваемой информации.

Цель достигается тем, что в системе связи, состоящей из соединен-. ных через канал связи передающей час- 0 ти, содержащей кодер, выполненный из вычитающего блока, первый вход которого соединен с входом кодера и входом передающей части, двоичного модулятора, вход которого соединен с выходами вычитающего блока и интегратора, выход которого подключен.к второму входу вычитающего блока, а вход соединен с выходом двоичного одулятора и выходом кодера, два перативно-запоминающих устройства, информационные входы которых соединены с выходом кодера, коммутатор к первому и второму входам которого подключены выходы соответственно первого и вто-з5 рого оперативно-запоминающих уст-. ройств, формирователь управляющих сигналов, первые, вторые и третьи выходы которого подключены к управляющим входам соответственно первого и 40 второго оперативно-запоминающих устройств икоммутатора,сйихронизатор, первый выход которого подключен к первому входуформирователя управляющих сигналов,и приемной части, содержащей - 4$ два оперативно-запоминающихустройства,информационные входыкоторых соеди. .иены, с входом приемной части, коммутатор, к первому и второму входам которого подключены выходы соответст- 50 венно первого и второго оперативноэапоминающих устройств, формирователь управляющих сигналов, первые, вторые и третий выходы которого подключены к управляющим входам соответ-$5 ственно первого и второго оперативнозапоминающих устройств и коммутатора, синхронизатор, вход которого соедипричем в передающей части вход аналого-цифрового преобразователя соединен с входом передающей части, вы" ходы его подключены к соответствующим входам регистра и цифроаналогового преобразователя, выход которого подключен к дополнительному входу интегратора кодера через вентиль, управляющий. вход которого соединен с четвертым выходом формирователя управляющих сигналов, пятые выходы которого подключены к управляющим входам регистра, выход кототорого соединен с третьим входом коммутатора, выход которого подключен к входу блока стробирования, выход которого соединен с выходом передающей части, а управляющий вход — с шестым выходом формирователя управляющих сигналов, второй вход которого соединен с вторым выходом синхронизатора и тактовыми входами аналого-цифрового и цифроаналогового преобразователей и двоичного модулятора кодера, кроме того, в прицмной части выход коммутатора подключен к входу блока стробирования, выход которого через первый вентиль подключен к входу интегратотора декодера, а дополнительный вход интегратора декодера соединен, с выходом второго вентипя, вход которого подключен к выходу цифроаналогового преобразователя, а управляющий вход — к управляющему входу первого вентиля и четвертому выходу формирователя управляющих сигналов, пятый и шестой выходы которого сое- < динены с управляющими входами соответственно регистра и блока стробирования,, при этом второй и третий .; входы формирователя управляющих сигналов соединены соответственно с вторым и третьим выходами.синхронизато-. ра, вход которого соединен с входом

1163476 регистра, выходы которого подключены к входам цифроаналогового преобразователя.

На фиг. 1 приведена блок-схема системы связи; на фиг. 2 — диаграммы его работы.

Система связи с дельта-модуляцией .(фиг. 1) состоит иэ передающей части I, приемной части 2 и соединяющего их канала 3 связи. Передающая часть 1 содержит кодер 4, сос" тоящий из вычитающего блока 5, двоичного модулятора 6 и интегратора 7, вентипь 8, аналого-цифровой преобразователь (АЦП ) 9, синхронизатор

10, цифроаналоговый преобразователь (ЦАП) 11, формирователь 12 управляющих сигналов (ФУС), первое и второе

ОЗУ 13 и 14, регистр 15, коммутатор

)6 и блок 17 стробирования. Вход передающей части I соединен с первым нходом вычитающего блока 5 кодера 4 и входом АЦП 9. Выход вычитающего блока 5 соединен с входом двоичного модулятора 6, выход которого соединен с выходом кодера 4 и входом интегратора 7, выход которого подключен к второму входу вычитающего блока 5, К дополнительному входу интегратора 7 кодера 4 подключен выход вентиля 8, с входом которого соединен вы" ход ЦАП ll, Входы последнего соединены с соответствующими входами регистра 15 и соотнетствуюшими выходами АЦП 9. Первый выход синхронизатора IO соединен с первым входом ФУС

12, а второй выход синхронизатора

IO подключен к нторому входу ФУС 12 и управляющим входам AIgl 9, ЦАП ll и дноичного модулятора 6 кодера 4.

Выход кодера 4 подключен к информационным входам ОЗУ 13 и 14, выходы которых подключены соответственно к первому и второму входам коммутатора

16, выход которого подключен к входу блока 17 стробирования, выход которого соединен с ныходом передающей части 1, Первые, вторые и третьи выходы

ФУС 12 подключены к управляющим входам соответственно первого и второго

ОЗУ 13 и 14 и коммутатора 16, третий вход которого соединен с выходом регистра 15. Четнертый выход ФУС 12 соединен с управляющим входом вентиля 8, пятые выходы ФУС 12 подключены к управляющим входам регистра )5, а шестой выход ФУС 12 соединен с управляюшим входом блока 17 стробирования.

Приемная часть 2 содержит первое и второе ОЗУ 18 и !9, синхронизатор

20, регистр 21, ФУС 22, IIAII 23, коммутатор 24, блок 25 стробиронания, первый вентиль 26, декодер 27, состоящий из интегратора 28 и фильтра !

О 29 низких частот (Ф!!Ч ) и второй нентиль 30. Вход приемной части 2 подключен к информационным входам ОЗУ

18 и 19 и входам синхронизатора 20 и регистра 21. Выходы ОЗУ 18 и 19 под-!

5 ключены соответственно v. первому и второму входам коммутатора 24, к ныходу которого подключены соединенные последовательно блок 25 стробирования, первый нентиль 26, интегра20 тор 28 и ФНЧ 29, выход которого соединен с выходом декодера 27 и выходом приемной части 2. Выходы регистра 21 соединены с соответствующими входами ПАП 23, выход которого через вто25 рой вентиль 30 подключен к дополнительному входу интегратора 28. Первый, второй и третий выходы синхронизатора 20 соединены с соответствующими входами ФУС 22, первые и втоЗО рые выходы которого подключены к управляющим входам соответственно первого и второго ОЗУ 18 и 19, а

° третий, четвертый, пятый и шестой выходы ФУС 22 соединены с управляюЗ5 щими входами соответственно коммутатора 24, вентилей 26 и 30, регистра

21 и блока 25 синхронизации.

Принцип работы системы связи основан на попеременной записи в пере40 дающей части l кодируемой с помощью дельта-модуляции информации в ОЗУ 13 или 14 с тактовой частотой F (фиг, 2}, После записи М тактов импульсной дельта-модулированной после45 довательности, например, в первое

ОЗУ )3 (фиг. 2а) следующие М тактов записываются во второе ОЗУ 14 (фиг. 2б). Тем временем информация иэ первого ОЗУ 13 считывается с так50 тоной частотой Р > Р, в результате чего происходит сжатие сигнала во времени. Затем точно также считывается информация из второго,ОЗУ 14, когда ОЗУ 13 работает в режиме записи.

55 Образующееся при считывании окно используется для передачи сигнала коррекции. В приемной части 2 запись принятой информации производится с тактовой частотой F попеременно

1163476 н ОЗУ 18 и 19 (фиг. 2н, г), а считывание из этих ОЗУ (также попеременно) производится с частотой F < F

Информация, принятая н интервале, соответствующем временному окну, ис- S пользуется для коррекции декодируемой информации.

На фиг. 2 приведены временные диаграммы работы системы связи: а — тактовые импульсы с частотой !О

Р» (ТИ Е! ); б — тактовые импульсы с частотой F (ТИ F ); н — импульc управления коммутатором 16 или 24 для попеременного подключения ОЗУ

13 и 14 или 18 и 19; г — импульс управления коммутатором 16 для подключения регистра 15; д — импу!»ьс управле ня вентилями; е — импульс выбора режима регистра 15 I логичес.кой единице соответствует последова- 20 тельная, а логическому нулю — параллельная работа); ж — тактовые импульсы регистра 15; з — тактовые импульсы регистра 21; и — тактовые импульсы блока 17 стробирования : 2S (инвертированные ТИ F ); к- тактовые импульсы блока 25 стробирования (инвертированные .ТИ F< ). !

Система связи работает следующим 30 образом, В передающем устройстве 1 входной аналоговый сигнал О» от источника сообщения сравнивается в вычитающем устройстве 5 с аппроксимирующим напряжением U2 Разностный сигнал

U - =U — U подается на двоичный модулятор 6, который принимает. решение о знаке сигнала, На его выходе в соответствии со знаком этого сигнала 4!! формируется последовательность прямоугольных импульсов, где импульсам соответствуют интервалы времени, в течение которых входной сигнал превышает аппроксимирующий, а паузам. — 4j интервалы времени, в течение которых входной сигнал меньше аппроксимирующего. В двоичном модуляторе 6 происходит также "привязка" этой импульсной последовательности тактовыми им- уу пульсами с частотой F » (фиг.2а), поступающими с синхронизатора 10. Импульсная последовательность с выхода двоичного модулятора 6 записывается в ОЗУ 13 (ОЗУ 14). Как только М так- тов импульсной последовательности запишется в ОЗУ 13 (ОЗУ 14),.это ОЗУ переходит в режим считывания, а тем временем входная информация записывается в ОЗУ 14 (ОЗУ 13) (фиг.2н).

Входной сигнал поступает также на вход AIIII 9, где он преобразуется н М— разрядный параллельный код, который поступает на вход IIAII ll и вхоцы параллельной записи регистра 15, н который,записываются значения сигнала!1! н момент коррекции.

В момент коррекции по управляющему импульсу, приходящему с ФУС 12, вентиль 8 (фиг. 2д ) подключает выходное напряжение ПАП II, равное напряжению входного сигнала и момент коррекции, к интегратору 7 и напряжение на его выходе. принимает значение входного сигнала !!» н момент коррекции. Коррекция осуществляется н течение одного такта информации, поступающей на интегратор 7. Это же значение входного сигнала 0» в цифровом коде записывается параллельно в регистр

15. Вь»ход последнего и выходы ОЗУ 13 и ОЗУ 14 подключены к коммутатору 16, который формирует выходной сигнал передающей части 1 следующим образом: информация, считынаемая иэ ОЗУ 13 (ОЗУ 14j, через коммутатор 16 и блок

I7 стробирования поступает на выход передающей части 1; как только информация из ОЗУ 13 (ОЗУ 14) считается полностью, коммутатор 16 отключает выход этого ОЗУ от блока 17 стробирования (фиг. 2г) и информация, записанная в регистр !5, последовательным кодом через блок 17 стробирования (фиг. 2ж) подается на выход передающей части I; после того,как информация из регистра 15 считывает-.. ся полностью, коммутатор 16 подключает выход ОЗУ 14 (ОЗУ 13), которое к этому моменту готово к считыванию, и блоку 17 стробирования. Стробирова", ние выходной последовательности происходит импульсами с частотой "2 (фиг.2б).

Работой передакщей части 1 управ.ляет синхронизатор 10, который вырабатывает тактовые импульсы с частотой Г и, и ФУС )2, который формирует импульсы управления вентиля 8, ОЗУ 13, ОЗУ 14, регистра

15, коммутатора 16 и блока 17 стробирования.

В приемной части 2 входной сигнал

Uq записывается в ОЗУ 18 (ОЗУ 19) с частотой Р, и в то же время информация, записанная ранее в ОЗУ 19

i 1,63476

10 (ОЗУ 18), считывается с частотой

F, т.е. сжатый во времени сигнал

И возвращается к реальному времени. Коммутатор 24 подключает к блоку 25 стробирования выход того 5

ОЗУ, которое находится в режиме . считывания (фиг.2в). С выхода коммутатора 24 сигнал поступает на блок 25 стробирования, где он стробируется с частотой FI (фиг.2и).

Далее сигнал через первый вентиль 26 поступает на интегратор 28 и ФНЧ 29 декодера 27, где из дельта-модулированного сигнала формируется аналоговый сигнал ll5, который соответствует 5 исходному аналоговому сигналу 0» .

Как только M тактов дельта-модулированного сигнала записывается в ОЗУ

18 (ОЗУ 191, запись в это ОЗУ прекращается и Н тактов сигнала J y, 20

» представляющего собой цифровой код сигнала коррекции, записываются в регистр 21. Цифровой код с выхода коррекции регистра 21 параллельным кодом поступает на IQQI 23 (фиг.2з), который преобразует этот код в напряжение коррекции, которое через второй вентиль 30 поступает на интегратор 28, В момент коррекции по сигналу, приходящему с ФУС 22 (фиг.2д),30 вентиль 26 отключает входной сигнал интегратора 28, а вентиль 30 подключает сигнал с выхода- ЦАП 23 на вход интегратора 28. В этот момент напряжение на выходе интегратора 28 З5 становится равным точному значению исходного аналогового сигнала 11» в момент коррекции. Коррекция интегратора 28 осуществляется в течение одного такта информации, поступающей 40 с выхода блока 25 стробирования.

Таким образом, в системе связи каждый раз при переключении коммутатора 16 передается информация из одного ОЗУ, соответствующая входному сигналу за период между предь»дущей и данной коррекциями, после чего {в пределах "окна") передается сигнал коррекции в данный момент времени.

Информация о входном сигнале после 50 этого момента до следующей коррекции записывается на время этой передачи в другое ОЗУ. В приемной части иэ этой информации восстанавливается исходный аналоговый сигнал с одно- Ы временной коррекцией значений в дискретные моменты времени.

Работает приемная часть 2 под управлением синхронизатора 20 и ФУС 22, формирующего импульсы управления ОЗУ

I8 и 19 и вентилей 26 и 30, коммутатора 22, регистра 21 и блока 25 стробирования, Синхронизатор 10 состоит из двух опорных генераторов, вырабатывающих.

TP F» и TI» F< Синхронизатор 20 состоит из двух опорных генераторов, вырабатывающих ТИ F» и Т ИF< и устройства, вырабатывающего имйульс синхронизации для ФУС 22. Этот импульс синхронизации обеспечивает совпадение адресов собтветствующих ОЗУ передаю— щей и приемной части и коррекцию интеграторов 7 и 28 в одних и тех же точ- . ках передаваемого аналогового сообщения. Такую синхронизацию достаточно осуществлять один раз в начале работы.

Для выделения импульса синхронизации впредлагаемои системе связи используется особенностьпередачи сигна= лов сдельта-модуляцией, Передаваемый аналоговый сигнал,какправило, имеет участки с постоянным уровнем напряжения (паузы в речевом сигнале, интервалы между передачей информации и т.д,). Когда передается такой участок аналогового сигнала, то дельта-модулированный сигнал представляет собой последовательность равномерно череду-, ющихся импульсов — меандр (10101010), В момент коррекции интегратора про- исходит "вклинивание в сигнал, представляющего собой меандр цифрового кода, который в большинстве случаев отличен от меандра.

При приеме дельта-модулированного сигнала выделяется участок передачи

1 аналогового сигнала постоянного уровня с сигналом коррекции интегратора и вырабатывается импульс синхронизации ФУС 22, Таким образом, благодаря введению дополнительных блоков и связей в системе связи в результате незначительного увеличения тактовой частоты передаваемого сигнала (расширения полосы передаваемой частоты) время коррекции ошибок уменьшается до одного тактового интервала следования сигнала, и сама коррекция совершенно не вносит дополнительных потерь информации, т.е. помехоустойчивость системы связи повыпается. I 63476

1163476

° ВФ

° ВВ

8 тактоФ

ФталлиФ

° ВВ

° ° 4

ФВВ

ВВВ

° ВВ

4«Ф

° ЭВ

° 44

° ВВ

° ФВ )

° ЭФ

«ВВ

ФиХ

1

Составитель О. Ревннский

Редактор Н. Яцола Техред О.Ващишина Корректор О. Тигор

Заказ 4113/55 Тираж 872 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д,4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4