Устройство для контроля цифровых узлов

 

УСТРОЙСТВО ДПЯ КОНТРОЛЯ ЦИФРОШХ УЗЛОВ, содержащее генератор импульсовj счетчик, блок сравнения , блок компараторов напряжения, элемент И, элемент ИЛИ, триггер, причем выход генератора импульсов соединен со. счетным входом счетчи- . ка и с первым входом элемента И, второй вход которого соединен с выходом элемента ИЛИ, выход элемента И соединен с единичным входом триггера , прямой и инверсный выходы триггера соединены с входами соответственно первого и второго индикаторов , о т л и чающееся тем, что, с целью повышения быстродействия , в устройство введен блок переключателей, два компаратора , причем выходы руппы выходов блока переключателей соединены соответственно с установочными входа - ../ ми счсгчика и с управляющими входами первого и второго коммутаторов , группа выходов разрядов счетчика соединена соответственно с первой группой информационных входов первого коммутатора и с первой группой информационных входов вто , рого коммутатора, выходы проверяемого узла соединены соответственно с второй группой информационных входов первого коммутатора и с первой группой входов блока компараторов напряжения, группа выходов эталонного узла соединена с второй группой информационных входов второго коммутатора, первая груп- . па выходов которого соединена с (Л первой группой входов блока сравнения , вторая группа входов которого соединена с первой группой выходов первого коммутатора, вторая группа выходов которого соединена с группой входов проверяемого узла и со второй группой входов блока, компараторов напряжения, втосп 4: Ы рая группа выходов второго коммутатора соединена с группой входов эталонного узла, выход блока ком- , параторов напряжения соединен с первым входом элемента ИЛИ, второй вход которого соединен с выходом блока сравнения , выход блока переключателей соединён с нулевым входом триггера и с входом сброса счетчика.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИИ ()9) (! !) 4(5!) G 06 F ll/16

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMY СВИДЕТЕЛЬСТВУ

OCYQAPCiTBEHHbIA HOMHTET CCCP

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЦТИЙ (21) 3527867/24-24 (22) 23.12.82 (46) 30.06,85. Бюл. II 24 (72) Ю,Н.Алексанян, К.А.Иатевасян и P.Ê.Ñààêÿí (71) Ереванское отделение Научноисследовательского института связи (53) 381.3(088.8) (56) 1. Авторское свидетельство СССР

l) 495666, кл. G 06 F 11/00, 1973.

2. Авторское свидетельство СССР

М 451994, кл . G. 06 F 11/00, 1973 (прототип). (54)(57) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ

Щ4ФРОВЫХ УЗЛОВ, содержащее генератор импульсов, счетчик, блок сравнения, блок компараторов напряжения, элемент И, элемент ИЛИ, триггер, причем выход генератора импульсов соединен со. счетным входом счетчи- . ка и с первым входом элемента И, второй вход которого соединен с выходом элемента ИЛИ, выход элемента

И соединен с единичным входом триг-. гера, прямой и инверсный выходы триггера соединены с входами соот- ветственно первого и второго индикаторов, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в устройство введен блок переключателей, два компаратора, причем выходы "руппы выходов блока переключателей соединены соответственно с установочными входами сч .чика и с управляющими входами первого и второго коммутаторов, группа выходов разрядов счетчика соединена соответственно с

: первой группой информационных входов первого коммутатора и с первой группой информационных входов вто. рого коммутатора, выходы проверяемого узла соединены соответственно с второй группой информационных входов первого коммутатора и с первой группой входов блока компараторов напряжения, группа выходов эталонного узла соединена с второй группой информационных входов второго коммутатора, первая группа выходов которого соединена с первой группой входов блока сравнения, вторая группа входов которого соединена с первой группой выходов первого коммутатора, вторая группа выходов которого соединена с группой входов проверяемого узла и со второй группои входов блока компараторов напряжения, вторая группа выходов второго коммутатора соединена с группой входов этапонного узла, выход блока компараторов напряжения. соединен с пер. вым входом элемента ИЛИ, второй вход которого соединен с выходом блока сравнения", выход блока переключателей соединен с нулевым входом триггера и с входом сброса счетчика.

3 !647

Изобретение относится к вычислительной технике и предназначено для контроля цифровых узлов.

Известно устройство для контроля логических схем, содержащее генератор импульсов, счетчик, вход которого соединен с выходом генератора импульсов, дешифратор, входы которого соединены с нулевым и единичным выхо-!О дам» разрядов счетчика, блок элементов совпадения, табло индикации, входы которого соединень! с выходами блока элементов совпадения Я .

t5

Наиболее близким к предлагаемому является устройство для контроля дискретных логических схем, содержащее генер ат ор импульсов, счетчик, р азделительные элементы, схему контроля уровней, преобразователь уровней, компаратор, формирователь стробирующих импульсов, два элемента И, элемент ИЛИ, триггер, кнопку "Пуск", два индикаторных элемента, причем выход генератора импульсов соединен с входом формирователя стробирующих импульсов и со счетным входом счетчика, :выходы которого соединены соответственно с входами разделительных элементов, первые выходы которых соединены соответственно с.входами проверяемого блока и с входам» элемента, ИЛИ-НЕ, выход которого соединен с первым входом первого элемента И, второй вход которого соединен с выхо-З5 дом элемента ИЛИ, входы которого соединены соответственно с вторыми .выходами разделительных элементов и с входами эталонного блока, выходы проверяемого блока соединены с вхо- 4о дами схемы контроля уровней, выход которого соединен с первым входом компаратора, второй вход которого соединеи с выходом преобразователя уровня, входы которого соединены с выходами эталонного блока, выход компаратора соединен с первым входом элемента ИЛИ, второй вход которого соединен с выходом первого элемента

И, выход элемента ИЛИ соединен с пер-5О вым входом второго элемента И, второй вход которого соединен с выходом формирователя стробирующих импульсов, выход элемента И соединен с единичным входом триггера, выход кнопки 55

"Пугк" соединен с нулевым входом триггера, прямой и инверсный выходы триггера соединены с входами соот2 ветственно первого и второго индикаторных элсментов (2) .

Однако в известных устройствах время контроля логических блоков, имеющих различное число входов, постоянно и равно времени контроля логических блоков, имеющих допустимое максимальное число входов, которое обусловлено временем полного цикла двоичного счетчика.

Цель изобретения — повьппение быстродействия.

Поставленная цель достигается тем, что в устройство для контроля цифровых узлов, содержащее генератор импульсов, счетчик, блок сравнения, блок компараторов напряжения, элемент И, элемент ИЛИ, триггер, причем выход генератора импульсов соединен со счетным входом счетчика и с первым входом элемента И, второй вход которого соединен с выходом элемента ИЛИ, выход элемента И соединен с единичным входом триггера, прямой и инверсный выходы триггера соединены с входами соответственно первого и второго индикаторов, введен блок переключателей, два компаратора, причем выходы группы выходов блока переключателей соединены соответственно с установочными вхо-: дами счетчика и с управляющим» входами первого и второго коммутаторов, группа выходов разрядов счетчика соединена соответственно с первой группой информационных входов первого коммутатора и с первой группой информационных входов второго коммутатора, выходы проверяемого узла соединены соответственно с второй группой информационных входов первого коммутатора и с первой группой входов блока компараторов напряжения, группа выходов эталонного узла соединена с второй группой информацион-. ных входов второго коммутатора, первая группа выходов:которого соединена с первой группой входов блока сравнения, вторая группа входов которого соединена с первой группой выходов первого коммутатора, вторая группа выходов которого соединена с группой входов проверяемого узла и с второй группой входов б3»ока компараторов напряжения, вторая группа выходов второго коммутатора соединена с группой входов эта-, лонного узла, выход блока компара3 ll торов напряжения соединен с первым входом элемента ИЛИ, второй вход которого соединен с выходом блока сравнения, выход блока переключателей соединен с нулевым входом триггера и с входом сброса счетчика.

На фиг. 1 приведена схема предлагаемого устройства; на фиг. 2— блок компараторов напряжения.

Устройство содержит генератор 1 импульсов, счетчик 2, коммутаторы

3 и 4, блок 5 сравнения, блок 6 переключателей, блок 7 компараторов напряжения, проверяемый узел 8, эталонный узел 9, элемент ИЛИ 10, элемент И II триггер 12, индикаторы

13 и 14.

Блок 7 компараторов напряжения содержит комп ар атор 15, элементы 16 сложения по модулю два, элемент

ИЛИ 17.

Работа устройства основана на принципе сравнения выходов проверямого узла .8 и эталонного узла 9 при подаче на одноименные входы обоих узлов идентичных возможных комбинаций, одновременно осуществляется контроль уровней гроверяемого узла

8. При несовпадении логических уровней на -одноименных выходах узлов 8 и 9 или при обнаружении, что входной или выходной уровень проверяемого узла 8 вышел за пределы допуска, включается индикатор 14 ОТКАЗ.

64711 4 ключаются иэ состава счетчика (т-.е, 30 соответственно уменьшается разрядность счетчика), и в процессе контроля эти разряды не принимают участие °

l0

I5

25 ет входам проверяемого узла 8, коммутатор 3 осуществляет коммутацию выходов счетчика 2 на входы проверяемого узла 8 и эталонного узла

9. При этом одновременно соответствующие разряды счетчиков устанавливаются в единицу.

При подаче логического нуля на управляющие входы коммутаторов 3 и

4 последние подключают " выходы проверяемого узла 8 и эталонного узла 9 на входы блока 5 сравнения.

Число выходов на время контроля. не влияет, так как контроль всех выходов производится одновременно при каждом изменении входной тестовой комбинации.. Время контроля зависит от количества входов испытуемых логических узлов, определяющих длину контрольного теста.

Максимально возможное число входов и определяет необходимое число разрядов параллельного счетчика.

При установке разрядов счетчика, соответствующих входу проверяемого узла 8, в единицу "лишние" для данного испытания разряды двоичного параллельного счетчика выЕсли же проверяемый узел 8 ис- З5 правлен, индикаторный элемент 13

ИСПРАВНО остается включенным.

С выхода переключателя 6 триггер

l2 устанавливается в нулевое состояние, что соответствует включению 40 индикаторного элемента 13 ИСПРАВНО, кроме того этим сигналом сбрасыва. ется s ноль счетчик 2.

Двоичный параллельный счетчик 2 запускается от генератора 1 импульсов.

При испытании различных логичес ких узлов число одновременно проверяемых входов (вых цов) может меняться в пределах от 0(n) до (n-l).

Установка входов (выходов)в устройстве производится посредством переключателей блока 6 переключателей.

При подаче единичных уровней с выходов группы выходов блока 6 переключателей на управляющие входы коммутаторов 3 и 4, что соответству

В результате, цикл счета счетчика сокращается, следовательно, сокращается и время контроля проверяемого узла.

Блок 7 компараторов напряжения работает следующим образом.

Эталонные значения П „и U > уровней напряжения подаются на первые входы компараторов 5. На вторые входы компараторов 15 поступают контролируемые уровни с выводов проверяемого узла 8, Если U< > U>, то на выходах компараторов 15 будет логическая единица, если же П U то на выходах компараторов 15 будет логический ноль.

Таким образом, в каждом такте проверки по каждому выводу в случае, когда контролируемый уровень напряжения U находится в поле допуска, соответствующие выходные уровни компараторов 15 будут иметь логическую единицу (Uz > U,„, U > ) U,z), либо логический ноль (П < U,„,,U 6

< U .).Тогда на выходе соответствующего элемента 16 слоаения по модуЗЬ лю два будет логический нопь.

Если по всем выводам проверяемого узла 8 проверяемые уровни находятся в поле допуска, то на выходе элемента ИЛИ 8 будет логический ноль.

Выход sa поле допуска контролируемого уровня по любому из выводов проверяемого узла 8 приводит к появлению логической единицы на выходе элемента 28 ИЛИ, этот сигнал управляет элементом ИЛИ 1О, элементом

И 11. Тогда стробирующий импульс, 1:164711 поступающий на вход элемента И 11 переключает триггер 2, что приводит к включению индикатора !4 ОТКАЗ, Таким образом, устройство позволяет контролировать уровни напряжения выводов проверяемого узла, сравнивать с эталонным узлом логические значения сигналов и, кроме то10 го, сокращается время контроля за счет ускорения работы счетчика при числе входных контактов меньше максимального числа, т.p., повышается производительность работы; устройд ства.

116471!

Составитель Н.Торопова

Редактор В.Ковтун Техреп А.Кикемезей,Корректор О.Тигор

Заказ 4188/46 Тираж 710 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-.35, Раушская наб., д. 4/5

«\ «

Филиал ППП "Патент", г. Ултород, ул. Проектная, 4

Устройство для контроля цифровых узлов Устройство для контроля цифровых узлов Устройство для контроля цифровых узлов Устройство для контроля цифровых узлов Устройство для контроля цифровых узлов 

 

Похожие патенты:

Изобретение относится к устройствам для поддержания работоспособности процессора в системах контроля и управления различными объектами газовой, нефтяной промышленности и тепло- и гидроэнергетики

Изобретение относится к системным контроллерам

Изобретение относится к устройству и способу выработки команд управления приводами самолета

Изобретение относится к вычислительной технике и может быть использовано при построении надежных вычислительно-управляющих систем

Изобретение относится к способам сохранения данных в энергонезависимой ферроэлектрической памяти с произвольной выборкой

Изобретение относится к области обработки файлов, в частности раскрывает сервер с видоизмененной операцией открытия файла

Изобретение относится к вычислительной технике и может быть использовано в цифровых автоматических системах

 

Наверх