Устройство для автоматического контроля сопротивления изоляции электромонтажа

 

1.УСТРОЙСТВО ДЛЯ АВТОМАТИЧЕСКОГО КОНТРОЛЯ СОПРОТИВЛЕНИЯ ИЗОЛЯЦИИ ЭЛЕКТРОМОНТАЖА, содержащее блок питания, блок управления, первый коммутатор , N клемм для присоединения объекта контроля, каждая из которых соединена с первым выводом соответствукзщего конденсатора, блок контроля амплитуды импульсов, отличающееся тем, что, с целью повьппения надежности устройства, в него введены N диодов заряда и N диодов сброса, резистор нагрузки, блок сброса , триггер ошибки, блок индикации, блок временной задержки, блок программ , первый и второй дешифраторы, первый и второй регистры адреса, матрица элементов И, причем N выходов матрицы элементов И соединены соответственно с первыми N входами первого коммутатора, второй вход которого соединен с первым входом блока контроля амппитуды импульса и через резистор нагрузки с выходом блока питания , а N выходов первого коммутатора соединены соответственно с анодами диодов заряда, катода которых соединены соответственно с клеммами для присоединения объекта контроля и анодами диодов сброса, катоды которых соединены с первым входом блока сброса , выход которого соединен с общей шиной, с которой соединены вторые выводы N конденсаторов, а второй вход блока сброса соединен с первым выходом блока управления, второй выход которого соединен с вторым входом блока контроля амплитуды импульса, выход которого соединен с входом триггера ошибки, выход которого соединен с первым входом блока индикации и первым входом блока управления, второй вход которого соединен с выходом блока временной задержки, первый вход которого соединен с третьим выходом блока управления, четвертые выходы которо- ; го соединены с соответствующими входами блока программ, первая труппа (Л выходов которого соединена с соответствующими вторыми входами блока вре- i менной задержки, а вторая группа выходов соединена с соответствующими входами первого дешифратора и вторыми входами блока индикации, третьи входы О5 которого соединены соответственно с третьей группой выходов блока грамм и входами второго дешифратора, ел выходы которого соединены с соответ4 ствующими информационными входами первого регистра адреса, выходы которого соединены с соответствующими первыми входами матрицы элементов И, вторые входы которой сс единены соответственно с выходами второго регистра адреса, информационные входы которого соединены соответственно с выходами первого дешифратора, а управляющий и установочные входы соединены с соответствующими входами первого регистра адреса и соответственно с пятым ишестым выходами блока управления.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (5!)+ G 01 R 31/02

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВ ГОРСКОМУ СВИДЕТЕЛЬСТВУ

;(21) 3517630/24-21 (22) 23. 11. 82 (46) 15.07.85. Бюл. В 26 (72) С.Л. Панасюк (53) 621. 315 (088, 8) (56) Авторское свидетельство СССР

В 474770, кл. G 01 R 31/02, 1.973.

Авторское свидетельство СССР .9 512439, кл. G 01 R 31/04, 1972. (54) (57) 1. УСТРОЙСТВО ДЛЯ АВТОМАТИЧЕСКОГО КОНТРОЛЯ СОПРОТИВЛЕНИЯ ИЗОЛЯЦИИ ЗЛЕКТРОИОНТАЖА, содержащее блок питания, блок управления, первый коммутатор, N клемм для присоединения объекта контроля, каждая из которых соединена с первым выводом соответствующего конденсатора, блок контроля амплитуды импульсов, о т л и ч а юд е е с я тем, что, с целью повышения надежности устройства, в него введены N диодов заряда и N диодов сброса, резистор нагрузки, блок сброса, триггер ошибки, блок индикации, блок временной задержки, блок программ, первый и второй дешифраторы, первый и второй регистры адреса, матрица элементов И, причем И выходов матрицы элементов И соединены соответственно с первыми И входами первого коммутатора, второй вход которого соединен с первым входом блока контроля амплитуды импульса и через резистор нагрузки с выходом блока питания, а N выходов первого коммутатора соединены соответственно с анодами диодов заряда, катоды которых соединены соответственно с клеммами для присоединения объекта контроля и анодами диодов сброса, катоды которых соединены с первым входом блока сбро„„Я0„„1167547 А са, выход которого соединен с общей шлной, с которой соединены вторые выводы N конденсаторов, а второй вход блока сброса соединен с первым выходом блока управления, второй выход которого соединен с вторым входом блока контроля амплитуды импульса, выход которого соединен с входом триггера ошибки, выход которого соединен с первым входом блока индикации и первым входом блока управления, второй вход которого соединен с выходом блока временной задержки, первый вход которого соединен с третьим выходом блока управления, четвертые выходы которого соединены с соответствующими входами блока программ, первая группа выходов которого соединена с соответствующими вторыми входами блока временной задержки, а вторая группа выходов соединена с соответствующими входами первого дешифратора и вторыми ® входами блока индикации, третьи входы ю которого соединены соответственно © с третьей группой выходов блока программ и входами второго дешифратора, р выходы которого соединены с соответ- р ствующими информационными входами первого регистра адреса, выходы которого соединены с соответствующими первыми входами матрицы элементов И, вторые входы которой соединены соответственно с выходами второго регистра адреса, информационные входы которого соединены соответственно с выходами первого дешифратора, а управляющий и установочные входы соединены с соответствующими входами первого регистра адреса и соответственно с пятым ишестым выходами блока управления.

1 167547

1О

2, Устройство по п. 1, о т л ич а ю щ е е с я тем, что первый коммутатор содержит N транзисторов, причем базы транзисторов соединены соответственно с первыми входами первого коммутатора, с вторым входом которого соединены коллекторы транзисторов, эмиттеры которых соединены соответственно с выходами первого коммутатора.

3. Устройство по п. 1, о т л и— ч а ю щ е е с я тем, что блок временной задержки содержит элемент сравнения и счетчик импульсов, причем вход счетчика импульсов соединен с первым входом блока временной задержки, с выходом которого соединен выход элемента сравнения, первая группа входов которого соединена соответственно с выходами счетчика импульсов, а вторая группа входов соединена соответственно с вторыми входами блока временной задержки.

4,. Устройство по п. 1, о т л ич а ю щ е е с я тем, что блок управления содержит счетчик адреса, первый элемент ИЛИ, второй элемент ИЛИ, сдвиговый регистр, коммутатор и генератор, причем выход генератора соединен с инФ

Изобретение относится к электротехнике и может быть использовано для контроля сопротивления изоляции электрических цепей в электрических и радиотехнических установках.1

Целью изобретения является. повышение надежности устройства за счет того, что коммутирующие элементы выполнены на транзисторах.

На фиг. 1 изображена схема устройства контроля сопротивления изоляции; на фиг. 2 — схема блока управления.

Устройство содержит блок 1 программ, первый дешифратор 2, второй дешифратор 3, первый регистр 4 ацреса, второй регистр 5 адреса, матрицу 6 элементов И, блок 7 питания, резистор 8 нагрузки, коммутатор 9, тран эисторы 10.1-10.N, блок 11 временной задержки, элемент 12 сравнения, счетчик 13 импульсов, диоды 14. 1-14.N формационным входом коммутатора первый вход которого соединен с первыМ входом блока управления, третий выход ко торо го соединен с пе рвым выходом коммутатора, второй выход которого соединен с первым входом сдвигового регистра, второй вход которого соединен с е го первым выходом и входом сче тчика адреса, выходы которого соединены соответственно с четвертыми выходами блока управления, с шестым выходом которого, соединен выход первого элемента ИЛИ, первый и второй входы которого соединены соответственно с вторым и третьим выходами сдвигового регистра, четвертый выход которого соединен с первым выходом блока управления, пятый выход которого соединен с выходом второго элемента ИЛИ, первый и второй входы которого соединены соответственно с пятым и шестым выходом сдвигового регистра, седьмой выход которого соединен с вторым входом коммутатора третий вход которого соединен с вторым входом блока управления, с вторым выходом которого соединен шестой выход сдвигового регистра. заряда, блок 15 управления, блок 16 .сброса, объект 17 контроля, клем" мы 18.1 — 18.N для присоединения объекта контроля, конденсаторы 19,1

19.N, диоды 20.1 — 20.N сброса, блок 21 индикации, триггер 22 ошибки, блок 23 контроля амплитуды импульса. ,Блок управления содержит счетчик 24 ,адреса, первый элемент 25 ИЛИ, второй элемент 26 ИЛИ, сдвиговый регистр 27, коммутатор 28 и генератор 29.

N выходов матрицы 6 элементов И соединены соответственно с первыми N входами первого коммутатора 9, второй вход которого соединен с первым входом блока 23 контроля амплитуды импульса и через резистор 8 нагрузки с выходом блока 7 питания, а N выходов первого коммутатора 9 соединены соответственно с анодами диодов 14. 1.14.N заряда, катоды которых соединены соответственно с клеммами !8.1-18.N

1167547

3 для присоединения объекта контроля и анодами диодов 20.1-20.N сброса, катоды которых соединены с первым входом блока 16 сброса, выход которого соединен с общей шиной, с которой через соответствукнщий конденса--. тор t9.1-19.N соединены клеммы 18.118,N, а второй вход блока 16 сброса соединен с первым выходом блока 15 ,управления, второй выход которого соединен с вторым входом блока 13 контроля амплитуды импульсов, выход которого соединен с входом триггера 22 ошибки, выходом блока 2t индикации и первым входом блока 15 управления, второй вход которого соединен с выходом блока ft временной задержки, первый вход которого соединен с третьим выходом блока 15 управления, четвертые выходы которо- 20 го соединены с соответствующими входами блока 1 программ, первая группа выходов которого соединена с соответствующими вторыми входами блока 11 временной задержки, а вторая 25 группа выходов соединена с соответствующими входами первого дешифратора 2 и вторыми входами блока 21 индикации, третьи входы которого соединены соответственно с третьей ЗО группой выходов блока 1 программ и входами второго дешифратора 3, выходы которого соединены с соответствующими информационными входами первого регистра 4 адреса, выходы

35 которого соединены с соответствующими первыми входами матрицы 6 элементов И, вторые входы которой соедине- . ны соответственно с выходами второго регистра 5 адреса, информационные 4О входы которого соединены соответственно с выходами первого дешифрато.ра, а управляющий и установочные входы соединены с соответствующими входами первого регистра 4 адреса и соответственно с пятым и шестым выходом блока 15 управления.

Базы транзисторов 10.1-10.N соединены соответственно с первыми входами первого коммутатора 9, с вторым 50 входом которого соединены коллекторы транзисторов 10. 1-1.0.N, эмиттеры которых соединены соответственно е выходами первого коммутатора 9.

Вход счетчика 13 импульсов соеди- 55 нен с первым входом блока 11 временной задержки, с выходом элемента t2 сравнения, первая группа входов которого соединена соответственно с выходами счетчика 13 импульсов, а вторая группа входов соединена соответ,ственно с вторыми входами блока I f временной задержки.

Выход генератора 29 соединен с информационным входом коммутатора 28, первый вход которого соединен с первым входом блока 15 управления, третий выход которого соединен с первым выходом коммутатора 28, второй выход которого соединен с первым входом сдвигового регистра 27, второй вход которого соединен с его первым

: выходом и входом счетчика 24 адреса, выходы которого соединены соответственно с четвертъпки выходами блока 15 управления, с шестым выходом которого соединен выход первого элемента 25 ИЛИ, первый и второй входы которого соединены соответственно с вторым и третьим выходами сдвигового регистра 27, четвертый выход которого соединен с первым ныходом блока 15 управления, пятый выход которого соединен с выходом второго элемента ИЛИ, первый и второй входы которого соединены соответственно с пятым и шестым выходом сдвигового регистра 27, седьмой выход которого соединен с вторым входом коммутатора 28, третий вход которого соединен с вторым входом блока 15 управления, с вторым выходом которого соединен шестой выход сдвигового регистра 27.

Устройство работает следующим образом.

В исходном состоянии конденсаторы 19.1-19.N разряжены до величины остаточного напряжения, которое близко напряжению на базах закрытых транзисторов 10. I-IO.N. Диоды сброса 20.1-20.N закрыты высоким обратным напряжением, не меньшим величины напряжения блока питания. Для проверки очередной цепи открывается транзистор коммутатора 9, соединенный с диодом заряда. Через открытый транзистор и соединенный с ним диод заряжается конденсатор, соединенный с клеммой объекта контроля. Далее транзистор закрывается. Диод заряда оказывается закрытым, поскольку напряжение на конденсаторе оказывается приложенным к диоду, причем потенциал другого вывода диода приблизительно равен потенциалу базы

1167547 транзистора. Поскольку обратное сопротивление диода велико, то разряд конденсатора происходит через сопротивление изоляции объекта контроля. В таком состоянии устройство остается фиксированное время, после чего транзистор коммутатора повторно открывается. Через него протекает . ток дозаряда конденсатора, амплитуда которого обратно пропорциональна величине остаточного напряжения на конденсаторе, которое, в свою очередь, пропорционально величине сопротивления изоляции. Если амплитуда тока дозаряда превышает допустимую величину, то блок контроля амплитуды импульса вырабатывает сигнал на останов контроля и индикацию адреса ошибки.

В течение времени разряда заряженных конден саторов сопротивление транзисторов в закрытом состоянии не оказывает влияния на скорость разряда конденсаторов. Производится ,проверка сопротивления изоляции между очередной контролируемой цепью и цепями, которые в конструкции располагаются поблизости от контролируемой цепи.

В известном устройстве проверка производится между очередной контролируемой цепью и всеми остальными цепями. Контролируемая цепь подключена к одной шине, а остальные цепи подключены к другой шине. Между шинами включены элементы коммутатора, количество которых равно количеству цепей. Сопротивление элементов коммутатора включено параллельно контролируемому сопротивлению. Для того чтобы уменьшить погрешность, вносимую параллельно включенными элементами коммутатора, необходимо применять элементы с большим сопротивлением, например реле.

В блоке 1 программ содержится программа испытаний, представляющая собой последовательность кодов адресов контактов различных цепей. Код адреса состоит из двух частей — кода адреса А и кода адреса В, которые дешифрируются при помощи первого и второго дешифраторов 2 и 3, Адреса В и А поступают на информационные входы первого и второго регистров адреса 4 и 5, имеющих один управляющий вход для записи адресов и один установочный вход, по которому все

10 !

4S

55 разряды регистров устанавливаются в одинаковое состояние, при котором на выходе всех элементов И матрицы 6 оказывается нулевой сигнал. При записи адресов в регистры 4 и 5 уста.навливаются в противоположное состояние те элементы И, на обоих входах которых образуются единичные сигналы, и открываются соединенные с этими элементами И транзисторы коммутатора 9. Количество разрядов, составляющих адрес А или адрес В, такое, что их произведение равно или больше числа элементов первого коммутатора N, поэтому число информационных входов первого и второго регистров адреса равно числу выходов второго и первого дешифратора адреса. Число входов первого и второго дешифраторов адреса равно двоичному коду чисел A и В и равны соответственно

С=1од2А и D=log>B.

Блок 15 управления вырабатывает последовательность управляющих сигналов для проверки очередной цепи при помощи сдвигового регистра 27 в следующей последовательности:

"Установ"-"Сброс"-"Запись"-"Установ".

Эти сигналы вырабатываются на втором, четвертом, пятом и третьем выходах сдвигового регистра. По сигналу "Уставов" в регистры 4 и 5 адреса эаписываются нули во все разряды, ввиду чего состояние всех элементов И матрицы 6 оказывается таким, что транзисторы 10.1 10.N первого коммутатора 9 закрыты. По сиги алу " Сбро с" че ре з диоды 20, 1—

20. N производится разряд конденсаторов 19. 1-19. N. По сигналу "Запись" в регистры 4 и 5 адреса записывается код адреса очередного элемента И из матрицы 6 с выходов дешифраторов 2 и 3 адреса, выбранный элемент И управляет включением соответствующего элемента коммутатора .9, через который заряжаются конденсаторы выбранной цепи. Под воздействием данной последовательности сигналов транзисторы первого коммутатора 9 закрываются, разряжаются все конденсаторы, заряжаются конденсаторы, соединенные с контролируемой цепью, все транзисторы опять закрываются.

Далее с седьмого выхода сдвигового регистра 27 сигнал поступает на второй вход коммутатора 28. Это вызывает его переключение на первый

7 1167 выход. Частота с генератора 29 начи- нает поступать на вход счетчика 1;3 импульсов блока 11 временной задержки. С выхода счетчика 13 импульсов код поступает на первые входы элемента 12 сравнения. Различные цепи имеют различные величины сопротивления изоляции и с ними может быть соединено различное количество конденсаторов. Эти. различия могут быть 10 учтены, если делать переменной величину временной задержки. Для этой цели в программе испытаний содержится код временной задержки, который поступает на вторую группу входов 15 элемента сравнения. Количество разрядов кода определяется величиной временного промежутка.

При получении в счетчике 13 числа, 20 равного программному коду, на выходе элемента 12 сравнения вырабатывается потенциал, который, поступая на тре тий вход коммутатора 28, приводит к переключению коммутатора на вто- 25 рой выход и продолжению формирования сигналов на выходах сдвигового регистра 27. С шестого выхода сдвигового регистра через второй элемент 26 ИЛИ сигнал поступает на управляющие входы регистров 4 и 5 адреса, в регистры адреса повторно записывается адрес контролируемой цепи и, следовательно, повторно включается транзистор первого ком35 мутатора 9. Этот же сигнал с шестого выхода сдвигового регистра 27 поступает второй вход блока 23 контроля амплитуды импульса для стробирования импульса, поступаю547 8 щего на вход триггера ошибки 22, Если при повторном включении транзистора амплитуда импульса тока дозаряца больше допустимой, то на выходе блока 23 контроля амплитуды импульса вырабатывается импульс, который устанавливает триггер ошибки 22. Сигнал с выхода триггера ошибки поступает на первый вход коммутатора 28, что приводит к останову проверки, и на первый вход блока индикации для выработки сигнала

"Ошибка" и индикации адреса цепи, имеющей дефект изоляции.

Если амплитуда импульса тока дозаряда находится в пределах допустимой величины, то сигнал на останов проверки не вырабатывается и с выхода генератора 29 импульсы поступают на первый вход сдвигового регистра 27. С первого выхода сдвигового регистра сигнал поступает на вход счетчика 24 адреса. Код в счетчике адреса увеличивается на единицу, в бло ке 1 про грамм выбирае тся следующее двоичное слово, которое содержит информацию, относящуюся к очередной контролируемой цепи. С первого выхода сдвигового регистра сигнал поступает также на его второй вход для установа сдвигового регистра в ис ходное состояние, при котором в первом разряде сдвигового регистра единица, а в остальных разрядах нули.

Кроме того, сбрасывается в нуль счетчик 13 импульсов (эта связь не показана). После установа сдвигового регистра в исходное состояние начинается следующий цикл проверки для очередной выбранной цепи.

1167547

1167547

Составитель Ю. Кареев

Редактор M. Недолуженко, Техред Ж. Кастелевич Корректор Е. Сирохман

Заказ 4432/44 Тираж 748 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений .и открытий

113035, Moczsa, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г.ужгород, ул.Проектная, 4