Преобразователь цифрового кода в частоту следования импульсов

 

ПРЕОБРАЗОВАТЕЛЬ ЦИФРОВОГО КОДА В ЧАСТОТУ СЛЕДОВАНИЯ ИМПУЛЬСОВ, содержащий регистр памяти, входы которого подключены к соответствующим шинам входного -кода, основной блок сравнения кодов, выЛолненный на А, декадных элементах сравнения, генератор импульсов, делитель частоты, выход которого соединен с выходной шиной. Счетчик импульсов, выполненный на /ь декадах, выход переноса каждой из которых, кроме младшей и старшей, подключен к счетному входу соответствующей последующей декады, а информационные выходы декад подключены в обратном порядке к первым входам соответствующих декадных элементов сравнения блока сравнения кодов, вторые входы которых подключены к соответствующим выходам регистра памяти, вход разрешения записи которого соединен с выходом переноса старшей декады счетчика импульсов, и элемент запрета, первый вход которого соединен с выходом старшего декадного элемента сравнения блока сравнения кодов, третий вход каждо% ..-. ГЗ f ... Cf/ ---. / го декадного элемента сравнения которого , кроме младшего, соединен с выходом соответствующего предшествующего декадного элемента сравнения блока сравнения кодов, а третий вход младшего декадного элемента сравнения - с шиной установки логической 1, отличающийся тем, что, с целью расширения функциональных возможностей преобразователя, в него введены блок разделения импульсов , формирователь импульсов, элемент И, элемент ИЛИ и дополнительный блок сравнения кодов, выполненный на Л/декадных элементах сравнения, пер (О вые входы которых подключена к первым входам соответствующих декадных элементов сравнения основного блока сравнения кодов, вторые входы соединены с соответствующими дополнительными шинами входного кода, третий вход каждого, кроме младшего, соединен с выходом соответствующего предшествующего декадного элемента сравнения дополнительного блока сравнеО ния кодов, а третий вход младшего десо кадного элемента сравнения дополнительного -блока сравнения кодов подключен к шине установки логической 1 при этом выход старшего декадного элемента сравнения дополнительного блока сравнения кодов соединен с входом формирователя импульсов, выход которого соединен с входом сброса младшей декады и счетным входом второй декады счетчика импульсов , причем выход генератора импульсов соединен с входом блока разделения импульсов, первый выход которого соединен со счетным входом младшей

СОЮЗ СОЭЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (l 9) (! !) (5!)4 Н 03 M 1/86

ОПИСАНИЕ ИЗОБРЕТЕНИЙ : j

Н ABTQPCHOMV CBMPETEllbCTBV (ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (2 1) 3587805/24-24 (22) 03.05.83 (46) 23.07.85. Бюл. № 27 (72) Г.Г.Безыменко и А.В.Мисюрин (71) Особое проектно-конструкторское бюро Научно-производственного объединения Черметавтоматика" (53) 681.325(088.8) (56) Авторское свидетельство СССР

¹- 371673 кл. Н 03 К 13/20, 01.07.71.

Авторское свидетельство СССР № 869543, кл. H 03 К 13/20, 10.04.80. (54) (57) ПРЕОБРАЗОВАТЕЛЬ ГИФРОВОГО

КОДА В ЧАСТОТУ СЛЕДОВАНИЯ ИМПУЛЬСОВ содержащий регистр памяти, входы которого подключены к соответствующим шинам входного -кода, основной блок сравнения кодов, выйолненный на /). декадных элементах сравнения, генератор импульсов, делитель частоты, выход которого соединен с выходной шиной, счетчик импульсов, выполненный на /! декадах, выход переноса каждой из которых, кроме младшей и старшей, подключен к счетному входу соответствующей последующей декады, а информационные выходы декад подключены в обратном порядке к первым входам соответствующих декадных элементов сравнения блока сравнения кодов, вторые входы которых подключены к соответствующим выходам регистра памяти, вход разрешения записи которого соединен с выходом переноса старшей декады счетчика импульсов, и элемент запрета, первый вход которого соединен с выходом старшего декадного элемента сравнения блока сравнения кодов, третий вход каждого декадного элемента сравнения которого, кроме младшего, соединен с выходом соответствующего предшествующего декадного элемента сравнения блока сравнения кодов, а третий вход младшего декадного элемента сравнения — с шиной установки логической

"1",отличающийся тем, что, с целью расширения функциональных возможностей преобразователя, в него введены блок разделения импульсов, формирователь импульсов, элемент И, элемент ИЛИ и дополнительный блок сравнения кодов, выполненный на

И декадных элементах сравнения, первые входы которых подключена! к пер— вым входам соответствующих декадных элементов сравнения основного блока сравнения кодов, вторые входы соединены с соответствующими дополнительными шинами входного кода, третий вход каждого, кроме младшего, соединен с выходом соответствующего предшествующего декадного элемента сравнения дополнительного блока сравнения кодов, а третий вход младшего декадного элемента сравнения дополнительного -блока сравнения кодов подключен к шине установки логической

"1", при этом выход старшего декадного элемента сравнения дополнительного блока сравнения кодов соединен с входом формирователя импульсов, выход которого соединен с входом сброса младшей декады и счетным входом второй декады счетчика импульсов, причем выход генератора импульсов соединен с входом блока разделения импульсов, первый выход которого соединен со счетным входом младшей

1169170 декады счетчика импульсов и вторым входом элемента запрета, а второй выход — с первым входом элемента И, второй вход которого подключен к шиИзобретение относится к импульсной технике и может быть использовано, в частности в качестве вьгходного узла различных систем цифрового управления автоматики. 5

Цель изобретения — расширение функциональных возможностей преобразов ателя .

На чертеже изображена структурная электрическая схема преобразователя 1О (для случая преобразования трехразрядного двоично-десятичного кода). Преобразователь содержит регистр

1 памяти, предназначенный для .хранения в двоично-десятичных ячейках 2-4 преобразуемого кода, блок 5 сравнения кодов, декадные элементы 6-8 сравнения которого выполнены, например, на элементах 2-2-2И-ЗИЛИ, дополнительный блок 9 сравнения кодов, состоящий из трех декадных элементов 10-12 сравнения, счетчик 13 импульсов, выполненный на трех декадах

14-16, формирователь 17 импульсов, генератор 18 импульсов, блок 19 разделения импульсов, элемент 20 запрета, элемент И 21, элемент ИЛИ 22, делитель 23 частоты, шины 24-26 входного кода, дополнительные шины 27-29 входного кода, шину 30 управления, выходную шину 31 и шину 32 установки логической 1 .

Преобразуемый трехразрядный дво( ично-десятичный код N=N 10 +((° 10 +

7 2

+N(10 подается по шинам 24-26 на вход регистра 1 памяти, с выхода которого обратный код подается на вторые входы блока 5 сравнения кодов, на первые входы которого подается код со счетчика 13 импульсов в обрат—

40 ном порядке (т. е. декады регистра 1 памяти и счетчика 13 импульсов подключены к блоку 5 сравнения кодов в обратном порядке). Обратный код с кодового задатч а Н30д=ЛЗЗМ10 +И23ад не управления, а выход-к первому входу элемента ИЛИ, второй вход которого соеди" нен с выходом элемента запрета, а выход— с входомделителя частоты.

«10 +N q ° 10 по дополнительным ши— нам 27-29 входного кода подается на входы дополнительного блока 9 сравнения кодов аналогично основному блоку 5 сравнения кодов. При этом выход переноса декады 15 счетчика 13 импульсов подключен к счетному входу декады 16, выход переноса которой соединен с входом разрешения записи регистра 1 памяти, первый выход элемента 20 запрета соединен с выходом (старшего декадного элемента 6 сравнения блока 5, третьи входы декадных элементов 6 и 7 сравнения соединены соответственно с выходами элементов

7 и 8, а третий вход элемента 8 — с шиной 32 установки логической "1".

Третьи входы декадных элементов 10 и 11 сравнения дополнительного блока

9 сравнения кодов соединены соответственно с выходами элементов 11 и 12, а третий вход элемента 12 — с шиной

32 установки логической "1".

Выход старшего декадного элемента

10 сравнения дополнительного блока 9 сравнения кодов соединен с входом формирователя 17 импульсов, выход которого соединен с входом сброса младшей декады 14 и со счетным входом де— кады 15 счетчика 13 импульсов. Выход генератора 18 импульсов соединен с входом блока 19 разделения импульсов, первый выход которого соединен со счетным входом младшей декады 14 счетчика 13 и вторым входом элемента

20 запрета, а второй выход — с первым входом элемента И 21, второй вход которого подключен к шине 30 управления, а выход — к первому входу элемента ИЛИ 22, второй вход которого соединен с выходом элемента 20 запрета, а выход — с входом делителя 23 частоты, выход которого соединен с выходной шиной 31.

1169170

4 го блока 9 сравнения кодов. 11осче этого сброс младшей декады 14 счетчика 13 импульсов происходит при достижении кодом этой декады величины

5 N> . С прихоДом десятого импульса на счетный вход второй декады 15 счетчика 13 импульсов код в последней станет равным нулю, на выходе второго декадного элемента 11 сравО пения дополнительного блока 9 сравнения кодов появится логический "0", и код в младшей декаде 14 счетчика

13 импульсов вновь нарастает от О до (Ng ад+

Таким образом можно проследить работу младшей декады 14 счетчика 13 импульсов до его обнуления, т.е. До

1 момента появления импульса переноса на выходе старшей декады 16 счетчика

13 импульсов. После этого все повто— ряется сначала.

Промежуток времени Т, между двумя импульсами переноса на выходе счет— чика 13 импульсов представляет собой один цикл (период) преобразования.

Длительность цикла преобразования определяется кодом, подаваемым на вход дополнительного блока 9 сравнения кодов с кодового задатчика по шинам 27-29

Каждая декада блока сравнения кодов работает следующим образом.

Если код N> на первом входе любой из декад блока сравнения кодов меньше кода. NA на ее втором входе, то на выходе этой декады действует сигнал логического "О". Появление логической "1" на выходе декады зависит от величины сигнала на ее третьем входе. Если на третьем входе декады действует сигнал логического

"О", то логическая "1" появится на выходе этой декады при N ) N +1. Если на третьем входе этой декады действует сигнал логической "1", то на Г5 ее выходе логическая "1" появится при NZ > NA.

Элемент 20 запрета пропускает имI пульсы эталонной частоты f если с о выхода старшей декады блока 5 срав- 20 нения кодов на ее вход поступает логический "О", и не пропускает импульсы частоты f, если на выходе действует сигнал логической "1". Блок 19 разделения импульсов предназначен 25 для формирования двух импульсных последовательностей, частоты которых равны по абсолютной величине частоте эталонного генератора, f ; ; ==,, f )= tf J ! а ) и импульсы в которых сдвинуты один щ относительно другого на полпериода.

Преобразователь работает следующим образом.

В исходном состоянии код в счетчике 13 импульсов равен нулю. По ме- З ре поступления импульсов эталонной

1 частоты f на счетный вход младшей декады 14 счетчика 13 импульсов код в последней начинает нарастать. При увеличении кода в младшей декаде 14 yp счетчика импульсов до значения (N„+ >аь, +1) на выходе старшего декадного элемента 10 сравнения дополнительного блока 9 сравнения кодов появится сигнал логической "1", по фронту которо- 15 го формирователь 17 импульсов сфорирует импульс, поступающий на счетный вход второй декады 15 счетчика

13 импульсов и на вход сброса младшей декады 14 счетчика 13 импульсов, 5р код в которой снова начинает нарастать от О до (N>»<+1). Так будет продолжаться до тех ггор, пока код в средней декаде 15 счетчика 13 импульсов не достигнет значения (N> +1), 2зад, т.е. пока не появится логическая "1" на третьем входе старшего декадного элемента 10 сравнения дополнительно(1) где Т вЂ” период следования импульсов эталонной частоты, т.е. в промежуток времени от одного импульса переноса на выходе счетчика импульсов до дру— гого на счетный вход этого счетчика поступает N,» число импульсов эталон— ной частоты. Причем нужное количество импульсов обеспечивается благодаря управляемому сбросу первой декады 14 счетчика 13 импульсов. Управление сбросом осуществляется в результате поразрядного анализа кода в счетчике 13 импульсов и кода, поступающего с кодового задатчика.

Вследствие этого младшая декада

14 счетчика 13 импульсов считает до (М1» „+1) или до N3q . Результат поразрядного анализа кода, поступающего с кодового задатчика, определяется выражением г зад 1 (И1 г +1 ) (И2»д 1)+1Я за (10"

2ъйА I з<Ц (2)

Таким образом, изменяя N ä, можно изменять время цикла преобразования.

1169170

Преобразование кода N в частоту следования импульсов заключается в пропускании через элемент 20 запрета за один цикл преобразования количества импульсов, равного величине преобразуемого кода N. Управление элементом 20 запрета осуществляется сигналами с выхода старшего декадного элемента 6 сравнения блока 5 сравнения 1р кодов.

В начале каждого цикла преобразования код в счетчике 13 импульсов равен нулю. Если преобразуемый код не равен нулю (N О, И /О, N,/О), то 15 на выходе всех декадных элементов сравнения блока 5 сравнения кодов действует сигнал логического "О", который с выхода старшей декады 6 блока 5 сравнения кодов разрешает про- 20 хождение импульсов эталонной частоты на выход элемента 20 запрета.

По мере поступления импульсов эталон-! ной частоты f на вход младшей декады 14 счетчика 13 импульсов код в по- 2S следней начинает увеличиваться, и при достижении им величины (N +1) на вы3 ходе старшего декадного элемента 6 сравнения блока 5 сравнения кодов появится сигнал логической " 1 и бу- 30 дет запрещено прохождение импульсов эталонной частоты через элемент 20, т.е. за один просчет младшей декады

14 счетчика 13 импульсов на выход элемента 20 запрета пройдет (И +1) импульса. После сброса младшей декады

14 счетчика 13 импульсов на выходе старшей декады 6 появится сигнал логического "О" и вновь будет разрешено прохождение импульсов эталон- щ ! ной частоты f через элемент 20 зао прета.

Таким образом, элемент 20 запрета будет пропускать пачки по (N +1) им3 пульса, пока код во второй декаде 15 счетчика 13 импульсов не достигнет величины (И +1). После этого на третьем входе старшего декадного элемента 6 сравнения блока 5 сравнения кодов появится сигнал логическои "1" и через элемент 20 будут проходить пачки по N> импульса. Т.е. в зависимости от состояния предыдущих декад

7 и 8 старшая декада 6 блока 5 сравнения кодов таким образом управляет элементом 20 запрета, что через него проходят пачки по (N>+ 1) или по N> импульсов. Прйчем общее количество импульсов, проходящее за один цикл через элемент 20 запрета, равно по величине преобразуемому коду. Импульсом переноса счетчика 13 импупьсов осуществляется запись преобразуемого кода в регистр 1 памяти и цикл пре— образования повторяется. Порядок чередования пачек по (Б +1) и по N импульсов представляет собой результат поразрядного анализа преобразуемого и текущего кодов в счетчике 13 импульсов и определяется выражением

И= (И,+1) (И,+1)+И, (" 0-(Ы,+1)) N +

+f(N,+1)N +N Ы,(10-И,)) (1О-И, ) (3)

Например, при преобразовании кода

И=257 выражение (3) принимает вид

N=(3 F 6+2 4) ° 7+(3 5+2 5) 3=257, т.е. через элемент 20 за один цикл преобразования сначала пройдут 6 пачек по

3 импульсов, затем 4 пачки по " импульса, и такое распределение повторится 7 раз. После этого пройдут 5 пачек по 3 импульса и 5 пачек по 2 импульса, такое распределение повторится 3 раза. В следующем цикле преобразования для кода N=257 порядок расстановки импульсов точно такой же.

Использование принципа поразрядного анализа позволяет равномерно распределить импульсы эталонной частоты

Г по всему периоду преобразования.

На выход преобразователя эти импуль-. сы поступают через делитель 23 эталонной частоты, применение которого позволяет улучшить расстановку им— пульсов выходной последовательности во времени.

Если на шине 30 управления дей— ствует сигнал логического "0", то на вход делителя 23 эталонной час— тоты через элемент ИЛИ 22 проходят только импульсы с выхода элемента 20 запрета.

Частота на выходе преобразователя равна

N N

f (4)

Т К Т ° N К

Ч o sap, где К вЂ” коэффициент деления делителя эталонной частоты, N — величина преобразуемого тока.

Если на шине управления элемента И 21 действует логическая "1", I! то импульсы частоты f через элео мент И 21 и элемент ИЛИ 22 начинают поступать на делитель 23 эталонной

1169170 частоты. В этом случае частота на выходе преобразователя равна и = - - (1+ — --) .

N (6)

Bbw К

Как видно из выражения (6), при величине преобразуемого кода

2йа а

Макс где Г „ — максимально возможная частота на выходе преобразователя, т.е. все импульсы эталонной частоты проходят на делитель 23 эталонной частоты, и при кодах N)N ц на выход преобразователя будет поступать частота f

Коэффициент деления К делителя эталонной частоты выбирают исходя из заданной f „ (7) К

+ а а 1 (5) бык К К Я

Но так как Jf j =/f / =/Ес/, то выражение (5) можно представить в следующем виде:.

У известного преобразователя частота изменяется от О до 1„, причем макс значение fö, соответствует фиксированному коду N=999 (для случая преобразования трехразрядного двоичнодесятичного кода).

У предлагаемого преобразователя выходная частота может изменяться как от 0 до f так и от †вЂ,;о

Л макс к " к

О макс

Кроме того, в предлагаемом преобразователе максимальную выходную частоту можно получить при любом требуемом значении преобразуемого кода.

Для этого .код N а устанавливают равным такой величине преобразуемого кода, при котором требуется получение максимальной частоты на выходе преобразователя.

Например» есл f0=1ÈÃÖ, K=250, И,,Ц=750 и на шине 30 управления действует логическая "1", то при -изменении преобразуемого кода от 0 до

750 fB будет изменяться от л000 Гц до 8000 Гц. При значениях преобразуемого кода 750 N (999 выходная частота преобразователя также будет равна 8000 Гц.

1169170 к

51

Составитель В.Войтов

Редактор Аг.Шандор Техред О.Ващишина Корректор Е.Сирохман

Заказ 4б29/54 Тираж 87,2 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Филиал ППП "Патент", r.Óæãoðoä, ул.Проектная, 4

Преобразователь цифрового кода в частоту следования импульсов Преобразователь цифрового кода в частоту следования импульсов Преобразователь цифрового кода в частоту следования импульсов Преобразователь цифрового кода в частоту следования импульсов Преобразователь цифрового кода в частоту следования импульсов Преобразователь цифрового кода в частоту следования импульсов 

 

Похожие патенты:

Изобретение относится к аналого-цифровым преобразователям (АЦП) и измерительной технике и может применятся при измерениях в машиностроении

Изобретение относится к устройствам сопряжения аналоговых и цифровых сигналов, а именно к аналого-цифровым преобразователям уравновешивающего типа, и может быть использовано для обработки электрокардиограмм, электроэнцефалограмм, а также других аналоговых сигналов в медицине и других отраслях науки и техники

Изобретение относится к контрольно-измерительной технике и предназначено для автоматизации измерения и контроля различных неэлектрических величин, которые могут быть преобразованы из энергии внешнего источника одного вида в энергию электрическую, используемую в системах сбора и обработки данных и в системах управления, работающих в реальном масштабе времени измерения

Изобретение относится к контрольно-измерительной технике и предназначено для автоматизации измерения и контроля различных неэлектрических величин, которые могут быть преобразованы из энергии внешнего источника одного вида в энергию электрическую, используемую в системах сбора и обработки данных и в системах управления, работающих в реальном масштабе времени измерения

Изобретение относится к электротехнике и может быть использовано для автоматизации управления реверсивными электроприводами протяженных конвейеров возвратно-поступательного движения

Изобретение относится к способу обработки цифровых сигналов, а точнее к процессам и схемам преобразования аналоговых сигналов в цифровые представления этих аналоговых сигналов

Изобретение относится к измерительной технике и может быть использовано в системе преобразования сигнала из аналоговой формы в цифровую

Изобретение относится к автоматике и вычислительной технике и может быть использовано для связи аналоговых источников информации с цифровым вычислительным устройством

Изобретение относится к автоматике и вычислительной технике и может быть использовано для связи аналоговых источников информации с цифровым вычислительным устройством

 

Наверх