Микропрограммный модуль

 

МИКРОПРОГРАММНЫЙ МОДУЛЬ, содерзкаций два элемента ИЛИ, триггер« два элемента И и первый элемент НБ, причем входы запуска модуля соедиН1ены с входами первого элемента ИЛИ, выход которого соединен с входом установки в 1 триггера, входы сброса модуля соединены с входами второго элемента ИЛИ, единичш вы ход триггера является выходом потенциальной команды модуля, вход логи ческого условия модуля соединен с первым входом первого элемента И и с входом первого элемента НЕ, выход которого соединен с первьм входом второго элемента И, выходы первого и второго элементов И являются соответственно первьы и вторым выходами импульсных команд модуля, отличающийся тем, что, с целью расширения функциональных возможностей за счет реализации режима разделения во времени формирования импульсных и потенциальных команд, он дополнительно содержит третий элемент ИЛИ, третий и четвертый элементы И, второй элемент НЕ и два формирователя импульсов, причем выход второго элемента ИЛИ соединен с входом первого формирователя импульсов , выход которого соединен с входом установки в О триггера, нулевой выход которого соединен с первьм входом четвертого элемента И, (П второй вход которого соединен с с выходом второго элемента НЕ, быход которого соединен с первым входом третьего элемента И и является входом признака режима модуля, единичный выход триггера соединен с вторым входом третьего элемента И, выход которого соединен с первьм входом третьего элемента ИШ, вто рой вход которого соединен с шкодом о четвертого элемента ИЛИ, выход тре4i тьего элемента ИПИ соединеи с вхосл сд дом второго формирователя импульеов, выход которого соедш1ен с вторьвш входами первого и второго элементов И.

СОЮЗ COSETCHHX

ЮЮ.» Н

РЕСПУБЛИН (39у (! Ц (51)4 С 06 F 9/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСНОМЪ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

fl0 ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3700191/24-24 (22) 26. 12.83 (46) 30.07.85. Бал. Ф 28 (72) Л.Ф. Викентьев, А.А. Рачинский, А.И. Дерябин и В.А. Аляев (53) 681.3 5(088.8) (56) Микропрограммные управляющие устройства и системы. Под ред.

А.А. Ларина, ч. 3, N0 СССР, 1983, .с. 143, рис. 5.4.

Барбаа И.П. и др. Синтез микропрограммных автоматов. Ч. 1, Харьков, 1977, с. 115, рис. 6.5. (54) (57) МИКРОПРОГРАММНЫЙ МОДУЛЬ, содержащ и два элемента ИЛИ, триггер, два элемента И и первый элемент НЕ, причем входы запуска модуля соединены с входами первого элемента

ИЛИ, выход которого соединен с входом установки в "1" триггера, входы сброса модуля соединены с входами второго элемента ИПИ, единичный вы» ход триггера является выходом потенциальной команд (модуля, вход логического условия модуля соединен с первым входом первого элемента И и с входом первого элемента НЕ, выход которого соединен с первым входом второго элемента И, выходы первого и второго элементов И являются соот-. ветственно первым и вторьак выходами импульсных команд модуля, о т л ич а ю шийся тем, что, с целью расширения функциональных возможностей за счет реализации режима разделения во времени формирования импульсных и потенциальных команд, он дополнительно содержит третий элемент ИЛИ, третий и четвертый элемен" ты И, второй элемент НЕ и два формирователя импульсов, причем выход второго элемента ИЛИ соединен с входом первого формирователя импульсов, выход которого соединен с вхо" дом установки в "0" триггера, нулевой выход которого соединен с первым входом четвертого элемента И, второй вход которого соединен с выходом второго элемента НЕ, выход которого соединен с первым входом третьего элемента И и является входом признака режима модуля, единичный выход триггера соединен с BTdрым входом третьего элемента И, выход которого соединен с первым входом третьего элемента ИЛИ, второй вход которого соединен с выходом четвертого элемента МН, выход третьего элемента ИПИ соединен с входом второго формирователя импульсов, выход которого соединен с вторыми входами первого и второго элементов И.

170455 2

15

20! 1

Изобретение относится к автоматике, телемеханике и вычислительной технике и предназначено для реализа ции микропрограммных автоматов интерпретационным методом.

Целью изобретения является расширение функциональных возможностей эа счет реализации в модуле режима разделения во времени формирования импульсных и потенциальньас команд.

На фиг. 1 приведена функциональная схема микропрограммного модуляj на фиг. 2 - пример технической реализации формирователей импульсов; на фиг. 3-6 — временные диаграммы работы модуля.

Микропрограммный модуль содержит вход 1 логического условия, входы

2 запуска, входы 3 сброса, вход 4 признака режима, первый 5 и второй

6 элементы ИЛИ, первый 7 формирователь импульсов, триггер 8, первый элемент НЕ 9, первый 10 и второй ! 1 элементы И, третий элемент ИЛИ

12, второй 13 формирователь импуль". сов, второй элемент НЕ 14, третий

15 и четвертый 16 элементы И, выход .

17 потенциальной команды и выходы

18 и 19 импульсных команд.

Устройство работает следующим образом.

Запускающий импульс, поступая на один из входов 2, через элемент

ИЛИ 5 проходит íà S-вход RS-триггера 8 и переводит его в состояние

"1". При этом на выход 17 модуля выдается управляющий сигнал до тех пор, пока на один из входов 3 не поступит сигнал сброса, который формируется либо операционным устройством, либо может являться управляющим сигналом с другим модулем.

Сигнал сброса через элемент ИЛИ б поступает на формирователь 7 и преобразуется в короткий импульс, достаточный по времени для переключения RS-триггера 8. Импульс с выхода формирователя 7 поступает на

R-вход RS-триггера 8 и переводит его в состояние "О", .при этом с выхода 17 модуля снимается управляющий сигнал А„. Переключение режимов осуществляется путем подачи на вход 4 модуля постоянного сигнала логической "1" (логического "0") °

При подаче на вход 4 модуля логической " 1" к формирователю 13 подключается прямой выход RS-триггера

8, а при подаче логического "0"его инвертирующий выход.

В случае необходимости реализации участка граф-схемы алгоритма, представляющего собой последовательное соединение .операторов А и

А;+,, один из входов 2 (i+1)-ro модуля подключается к выходу 18 i-го модуля, на вход 1 i-ro модуля подается сигнал логической " 1". При этом, если необходимо выдавать управляющие сигналы А„ и А;„ с перек" рытием, то на вход 4 модуля подается сигнал логической "!", а если управляющие сигналы А; и А;„ несовместимы, то на вход 4 модуля подается сигнал логического "0".

В случае, если реализуется участок граф-схемы алгоритма (ГСА), в котором после операторной вершины

A следует условная Х;, то на вход

1 модуля подается сигнал ЛУ Х- и импульс запуска (i+1)-го модуля с формирователя 13 поступает в зависимости от значения проверяемого

ЛУ Х„ на вьмоце 18 или 19.

Диаграмма 1 (фиг. 3) соответствует работе модуля при реализации последовательности микрокоманд, когда очередная микрокоманда должна выдаваться только после окончания выдачи предыдущей команды (Х = "1", Н "0").

Диаграмма 2 (фиг. 4) соответствует работе модуля при реализации последовательности микрокоманд, когда эти микрокоманды должны выдаваться либо одновременно, либо с перекрытием по времени (Х = "1", Н = "0").

Диаграмма 3 (фиг. S) соответствует работе модуля, когда проверяется значение логического условия одновременно с выдачей микрокоманды (Х Р, Н = "1") ..

Диаграмма 4 (фиг. 6) соответствует работе модуля, когда проверяется значение логического условия после окончания выдачи микрокоман- ды (Х P, Н = "0").

Формат микрокоманд - унитарный, т.е. каждая микрокоманда содержит только одну микрооперацию.

Таким образом, предлагаемый модуль по сравнению с модулем-прототипом имеет более широкие функциональные воэможности, заключающиеся в обеспечении возможности выдачи з последовательностей потенциальных и импульсных команд с произвольным

1170455 4 их "перекрытием" и последовательностью следования.

1170455

1 !

7д

В

% ,ф . Ь

О

Ф ф.

s(l) й(2) с р} н(ь)

4(Р) и pt) и (rs) !

g04FfpCYffiY0 f

Фиг. Ю

ll70455 с

Х(1) ф sâ(2) Ь с(р)

tt(tt)

A(v) и (и) 1170455

Яиагрттиа

Ф4/8. Х

??70455. ъ у ф ь

Ф ф

Ю

Q

J

Диа аранта

Put. l

Составитель ?О. Ланцов

Техред А.Бабинец

Корректор Л. Бескид

Редактор М. Келемеш

Заказ 4705/46 Тираж 710 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4