Запоминающее устройство

 

ЗАПОМИНАЩЕЕ УСТРОЙСТВО, содержащее одноразрядный блок памяти , первый счетчик и второй счетчик , счетные входы которых являются соответственно первым и вторым входами устройства, причем выход второго счетчика подключен к одним из адресных входов одноразрядного блока памяти, отличающееся тем, что, с целью упрощения .устройства, в нем выход первого счетчика соединен с другими адресными входами одноразрядного блока памяти , выход которого подключен к счетному входу первого счетчика, вход разрешения счета которого и информацйонный вход одноразрядного бло.ка памяти подключены к счетному входу второго счетчика, причем выход первого счетчика является выходом устройства.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (s»4 С 11 С 11 00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCKOMV СВИДЕТЕЛЬСТВУ. сМ) л

Фо

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3725512/24-24 (22) 09. 04. 84 (46). 30.08.85.Бюл. Ф 32, (72) Ц.Ц.Натанзон (71) Научно-исследовательский институт гигиены морского транспорта (53) 68.1.327(088.8) (56) Полупроводниковые запоминающие устройства и их применение. Под.ред.

А.Ю.Гордонова. Радио и связь, 1981, с. 143.

Ланцов А.Л., Зворыкин Л.Н., Осипов И.Ф, Цифровые устройства на комплементарных МДП, интегральных микросхемах.М.: Радио и связь, 1983, с. 124, рис. 4.1. (54) (57) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, -содержащее одноразрядный блок памя,,SU„„1176 84 A ти, первый счетчик и второй счет-чик, счетные входы которых являются соответственно первым и вторым входами устройства, причем выход второго счетчика подключен к одним из адресных входов одноразрядного блока памяти, о т л и ч а ю щ ее с я тем, что, с целью упрощения устройства, в нем выход первого счетчика соединен с другими адресными входами одноразрядного блока памяти,выход которого подключен к счетному входу первого счетчика, вход разрешения счета которого и информационный вход оцноразрядного бло ..— ка памяти подключены к счетному входу второго счетчика, причем выход первого счетчика является выходом устройства.

Составитель В.Рудаков

Редактор Н,Воловик Техред Т,Дубинчак Корректор А.Тяско

Заказ 5368/51 Тираж 584 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

i13035, Москва, Ж-35 Раушская наб., д. 4/5 филиал ППП "Патент", r. Ужгород, ул. Проектная, 4

1 11763

Изобретение относится к вычислительной технике, в частности к устройствам хранения числа импульсов, накопленных в процессе измерения за определенное время набора, в счетчиковых структурах с памятью.

Цель изобретения - упрощение устройства.

На чертеже представлена структурная схема запоминающего устройства. !О

Устройство содержит первый счетчик 1, выходы которого соединены с частью разрядов адресного входа одноразрядного блока 2 памяти А о

А, начиная с младшего, второй . 15 счетчик 3, выходы которых соединены с остальными разрядами адресного входа блока 2 А К+„- А П .

Устройство работает следующим образом. 20

В режиме счета импульсов счетчик 1 изменяет свое состояние от г

0 до текущего, задавая адреса ячеек блока 2, в которые записывают- ся сигналы "1" в соответствии со 25 значением сигнала на информационном входе записи блока 2, равным потенциалу "1" на входе разрешения счета счетчика 1. По окончании времени набора сигнап на этом входе становится равным "0" (блокировка счета), при этом в ячейку по адресу, определяемому кодом счетчика 1 в момент времени окончания набора, записывается 110!1, Очередной набор импульсов произво35 дится при подаче на входе счетчика

1 сигнала разрешения счета, равного

84 2

"1", при этом счетчик 3 изменяет свое состояние на единицу, а счетчик 1 начинает новый цикл счета импульсов, в котором обращение к блоку 2 происходит описанным образом.

Данньф режим записи в запоминающее устройство продолжается в процессе выполнения всей серии наборов.

При считывании по адресу, задаваемому кодом счетчика 3 и 4 исходным нулевым кодом счетчика,1,.сигнал "1" с выхода блока 2. поступает на счетный вход счетчика 1 и изменяет его состояние на единицу, при этом адрес ячейки, блока 2 изменяется также на единицу, что влечет следующую выборку из памяти и т.д.

Этот процесс продолжается вплоть до установления адреса ячейки с

"0" содержимым. При выборке из этой ячейки "0" сигнала счет импульсов в счетчике 1 прекращается и в счетчике 1 фиксируется число, записанное в блоке 2 памяти. Так, например, при записи числа 5 в ячейках с номерами 0-4 записывается "1", а в ячей- ке 5-"0". При считывании в счетчике 1 сигналы "1" с выходов первых пяти ячеек с номерами от "0" до "4" суммируются, а на .ячейке с номером

5 счет останавливается, при этом в счетчике 1 фиксируется число 5, которое быпо записано в память.

Очередная выборка производится при добавлении "1" в счетчик 3 и обнулении счетчика 1. При этом описанный процесс повторится.