@ -триггер
/)-ТРИГГЕР, содержащий четыре транзистора и четыре резистора, причем база первого транзистора через первый резистор, а коллектор второго транзистора через второй резистор соединены с шиной питания, эмиттеры первого и второго транзисторов являются соответственно D- и Свходами D-триггера, коллектор второго транзистора соединен с базой третьего транзистора , коллектор которого через третий резистор соединен с шиной питания и является инверсным выходом D-триггера, отличающийся тем, что, с целью повышения быстродействия и снижения потребляемой мощности, в него введен диод Шоттки, катод которого соединен с эмиттером второго транзистора, а анод - с базой первого транзистора, коллектор которого соединен с базой третьего транзистора, эмиттер которого соединен с шиной нулевого потенциала, база четвертого транзистора через четвертый резистор соединена с щ-иной питания, коллектор - с базой второго транзистора, а эмиттер - с коллектором третьего транзистора.
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК (5124 G 11 С 11 40
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
H АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ
» !
ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
IlO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3747552/24-24 (22) 19.04.84 (46) 23.08.85. Бюл. № 31 (72) А. П. Панфилов (71) Московский инженерно-физический институт (53) 681.327.66 (088.8) (56) Батушев В. А. и др. Микросхемы и их применение. Справочное пособие, изд. 2-е, М. . Радио и связь, 1983, с. 122.
Березенко А. И., Корягин Л. Н., Назарьян А. P. Микропроцессорные комплекты повышенного быстродействия. М.: Радио и связь, 1981, с. 69. (54) (57) D-ТРИГГЕР, содержащий четыре транзистора и четыре резистора, причем база первого транзистора через первый резистор, а коллектор второго транзистора
„„80„„1174987 через второй резистор соединены с шиной питания, эмиттеры первого и второго транзисторов являются соответственно D- и Свходами D-триггера, коллектор второго транзистора соединен с базой третьего транзистора, коллектор которого через третий резистор соединен с шиной питания и является инверсным выходом D-триггера, отличающийся тем, что, с целью повышения быстродействия и снижения потребляемой мощности, в него введен диод Шоттки, катод которого соединен с эмиттером второго транзистора, а анод — с базой первого транзистора, коллектор которого соединен с базой третьего транзистора, эмиттер которого соединен с шиной нулевого потенциала, база четвертого транзистора через четвертый резистор соединена с шиной питания, коллектор — с базой Ж второго транзистора, а эмиттер — с коллектором третьего транзистора.
1Z
1174987
Составитель А. Дерюгин
Техред И. Верес Корректор М. Максимигнинец
Тираж 584 Подписное
ВНИИПИ Государственного комитета СССР по делам изобретений и о1 крытий
1 i 3035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5
Филиал ППП «Патент>, г. Ужгород, ул. Проектная, 4
Редактор В. Иванова
Заказ 5208/53
Изобретение относится к вычислительной технике и предназначено для использования в интегральных логических микросхемах цифровых ЭВМ.
Целью изобретения является повышение быстродействия и снижение потребляемой мощности.
На чертеже изображена принципиальная электрическая схема О-триггера.
D-триггер содержит четыре транзистора
1 — 4, диод Шоттки 5 и четыре резистора 6 — 9.
Эмиттер второго транзистора является Свходом 10, а эмиттер первого транзистора—
D-входом 11 D-триггера. Одни выводы резисторов 6 — 9 соединены с шиной 12 питания, эмиттер третьего транзистора 3 соединен с шиной 13 нулевого потенциала, а его коллектор является инверсным выходом 14
D-триггера.
Триггер работает следующим образом.
Предположим, что на С-вход 10 подано напряжение логической единицы U, тогда диод Шоттки 5 закрыт при любом значении потенциала на входе триггера и ток через него не протекает. Если на D-входе 11 триггера установлен потенциал логической единицы U, то транзистор 1 находится в инверсном режиме и ток его коллектора вте- 25 кает в базу транзистора 3 и является достаточным для насыщения транзистора 3, потенциал на коллекторе которого, т. е. на инверсном выходе триггера, равен остаточному напряжению U . Потенциал логической единицы U с С-входа 10 поступает также и на эмиттер транзистора 2, поэтому независимо от потенциала на эмиттере транзистора 4 ток коллектора транзистора 2 равен нулю.
Если на D-вход триггера 11 подается потенциал логического нуля Uo, транзистор 1 насыщается и на его коллекторе устанавливается потенциал U +Us, где Бви падение напряжения между коллектором и эмиттером насыщенного транзистора. Этот потенциал недостаточен для удержания транзистора 3 во включенном состоянии, поэтому он выключается и потенциал на его коллекторе увеличивается до уровня логической единицы. После этого транзистор 4 также переходит в насыщение. однако состояние транзистора 2 не меняется.
Таким образом, при удержании потенциала логической единицы на С-входе 10 на выходе триггера появляется потенциал логической инверсии входного сигнала.
Пусть на С-вход 10 подано напряжение
Uo, диод Шоттки открывается и потенциал на базе транзистора 1 уменьшается до величины U +U„„rae U, — напряжение на открытом диоде Шоттки, тогда независимо от входного сигнала на эмиттере транзистора 1 на базе этого транзистора сохраняется низкий потенциал 11 +11„недостаточный для отпирания транзистора 1, поэтому коллекторный ток транзистора 1 равен нулю. Если потенциал на выходе триггера равен U, то транзистор 4 работает в инверсном режиме, и в базу транзистора 2 втекает ток резистора 7, достаточный для насыщения транзистора 2. На базе транзистора 3 устанавливается потенциал Uo+
+Бкн, недостаточный для отпирания транзистора 3, поэтому на выходе триггера сохраняется высокий потенциал U . Если же на выходе триггера было напряжение логического нуля U, то транзистор 4 насыщается, потенциал на его коллекторе снижается до величины U +Uêÿ, йедостаточной для того, чтобы транзистор 2 остался в режиме насыщения, поэтому потенциал на коллекторе транзистора 2 повышается до уровня, достаточного для удержания транзистора 3 в насыщенном состоянии, при этом на выходе триггера сохраняется потенциал логического нуля U, следовательно, при о удержании потенциала логического нуля
U на С-входе триггер сохраняет ранее зао писанную информацию.
