Микропроцессор

 

1. МИКРОПРОЦЕССОР, содержащий операционный блок, формирователь адресов микрокоманд, блок памяти микрокоманд, конвейерный регистр, причем первый информационный выход формирователя адресов микрокоманд соединен с адресным входом блока памяти микрокоманд, выход кода микрооперации которого соединен с.информационным входом конвейерного регистра, группа выходов кода управления следующим адресом блока памяти микрокоманд соединена с первой группой информационных входов формирователя адресов микрокоманд, установочный вход которого является входом начальной установки микропроцессора , выходы признаков результата микрооперации операционного блока подключены к второй группе информационных входов формирователя адресов микрокоманд, первый и второй информационные выходы операционного блока являются соответственно, адресным и информационным выходами микропроцессора , информационный вход операционного блока является информационным входом микропроцессора, о т личающийс я тем, что, с целью повышения производительности, он дополнительно содержит мультиплексор , триггер режима, управляемый генератор тактовых импульсов и блок управления, содержащий четыре элемента И, элемент И-НЕ и два триггера, причем выход признака режима блока памяти микрокоманд стоединен с информационным входом триггера режима и первыми входами первого и второго элементов И, выходы которых соединены соответственно с информационными входами первого и второго триггеров , соединенных нулевыми выходами в соответственно с вторым и первым входами второго и третьего элементов И, второй вход которого соединен с. первым входом четвертого элемента И, с входами синхронизации первого и второго триггеров, триггера режима и конвейерного регистра, а также с выходом управляемого генератора тактовых импульсов,вход vj переключения режима которого соесо со динен с выходом триггера режима, и управляющим входом мультиплекОд сора, первый и второй информацисо онные входы которого соединены соответственно с выходами конвейерного регистра и кода микроопераций блока памяти микрокоманд, выход мультиплексора соединен с входом кода операции операционного блока, вход синхронизации которого соединен с выходом третьего элемента И, входы установки в О первого и второго триггеров и триггера режима подключены к входу начальной установки микропроцессора, второй информационный выход формирователя

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) (51)4 С 06 F 15/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

/--:

ОПИСАНИЕ ИЗОБРЕТЕНИЯ -,." : /

К АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ . т g/ (21) 3705554/24-24 (22) 24.02.84 (46) 15.09.85. Вюл. II"- 34 (72) IO.ß.Ïóøêàðåâ и Д.В.Полонский (53) 681.325(088.8) (56) Прангишвили И.В. Микропроцессоры и микро-ЭВМ. M.: Энергия, 1974,с.91.

Авторское свидетельство СССР

М - 1045231, кл. G 06 F 15/00, 1982. (54) (57) 1. МИКРОПРОЦЕССОР, содержащий операционный блок, формирователь адресов микрокоманд, блок памяти микрокоманд, конвейерный регистр, причем первый информационный выход формирователя адресов микрокоманд соединен с адресным входом блока памяти микрокоманд, выход кода микрооперации которого соединен с информационным входом конвейерного регистра, группа выходов кода управления следующим адресом блока памяти микрокоманд соединена с первой группой информационных входов формирователя адресов микрокоманд, установочный вход которого является входом начальной установки микропроцессора, выходы признаков результата микрооперации операционного блока подключены к второй группе информационных входов формирователя адресов микрокоманд, первый и второй информационные выходы операционного блока являются соответственно. адресным и информационным выходами микропроцессора, информационный вход операционного блока является информационным входом микропроцессора, о т— л и ч а ю шийся тем, что, с целью повышения производительности, он дополнительно содержит мультиплексор, триггер режима, управляемый генератор тактовых импульсов и блок управления, содержащий четыре элемента И, элемент И-НЕ и два триггера, причем выход признака режима блока памяти микрокоманд соединен с информационнчм входом триггера режима и первыми входами первого и второго элементов И, выходы которых соединены соответственно с информационными входами первого и второго триггеров соединенных нулевыми выходами соответственно с вторым и первым входами второго и третьего элементов

И, второй вход которого соединен с. первым входом четвертого элемента

И, с входами синхронизации первого и второго триггеров, триггера режима и конвейерного регистра, а также с выходом управляемого генератора тактовых импульсов, вход переключения режима которого соединен с выходом триггера режима, и управляющим входом мультиплексора, первый и второй информационные входы которого соединены соответственно с выходами конвейерного регистра и кода микрооперации блока памяти микрокоманд, выход мультиплексора соединен с входом кода операции операционного блока, вход синхронизации которого соединен с выходол третьего элемента И, входы установки в "0" первого и второго триггеров и триггера режима подключены к входу начальной установки микропроцессора, второй информационный выход формирователя

1179363

IS

25 адресов микрокоманд соединен с инверсным входом элемента И-НЕ, выход которого соединен с вторыми входами первого и четвертого элементов И, прямой вход элемента И-НЕ соединен с единичным выходом первого триггера, выход четвер о о элемента И соединен с управляющим входом формирователя адресов микрокоманд.

2. Микропроцессор по п. 1, о тл и ч а ю шийся тем, что формирователь адресов микрокоманд содержит регистр адреса, элемент ИЛИ, группу (II+1) элементов И (где h -разрядность кода логических условий) . и дешифратор, причем выход регистра адреса является первым информационным выходом формирователя, вход установки в нбль регистра адреса является управляемым входом формирователя, пер-.

Изобретение относится к вычислительной техике и может быть использовано для обработки данных в систамах управления.

1 ель изобретения-повышение производительности микропроцессора.

На фиг. 1 изображена схема микропроцессора; на фиг. 2 - схема операционного блока; на фиг. 3— схема формирователя адресов микрокоманд; на фиг. 4 — схема мулыиплексора; на фиг. 5 — схема управляемого генератора тактовых импуль-. сов; на фиг. 6 — схема блока управления; на фиг. 7 — схема арифметико-логического устройства; на фиг. 8 — алгоритм микропрограммы; на фиг. 9 — 1 1 — временные диаграммы работы микропроцессора.

Микропроцессор содержит операционный блок 1, формирователь 2 адресов микрокоманд, блок 3 памяти микрокоманд, конвейерный регистр 4, мультиплексор 5, управляемый гене« ратор тактовых импульсов 6, триггер

7 режима, блок 8 управления, управлявший 9, адресный 1О и информационвые входы с первого no II-ый элементов

И группы являются информационными вхоцами второй группы формирователя, информационные входы старших разрядов регистра адреса, первый вход (6+1)го элемента И. группы и вход дешифратора являются первой группой информационных входов формирователя, с первого по -ml выходы дешифратора соединены соответственно с вторыми входами с первого по и-ый элементов И группы, выходы которых соединены соответственно с первого no II-ый входы элемента ИЛИ, (й+1)"й вход которого соединен с выходом (й+1)-ro элемента И группы, второй вход которого соединен с (й+1)-м выходом дешифратора и с вторым информационным входом формирователя, выход элемента ИЛИсоединен синформационньи входом младшего разрядарегистра. адреса.

2 ный 11 выходы информационный вход 12 и вход 13 начальной установки.

Операционный блок 1 (фигЛ) состоит из адресного 14 и информационного 15 регистров, группы регистров16 общего назначения, дешифратора 17 приемника результата, мультиплексора

18 операндов и арифметико-логическо-, го устройства 19.

Формирователь 2 адресов микрокоманд (фиг.3) содержит регистр 20 адреса, дешифратор 21, группу (II+1) элементов 22 И (где и — разрядность кода логических условиЪ) и элемент

23 ИЛИ.

Мультиплексор 5 (фиг.4) состоит из группы элементов И 24 и 25 и

ИЛИ 26 °

Управляемый генератор 6 тактовых импульсов (фиг.5) содержит генератор 27 тактовых импульсов и делитель

28 частоты с переменным коэффициентом деления.

Блок 8 управления (фиг.6) состоит из элементов И-НЕ 29, И 30 — 33 и триггеров 34 и 35.

3 1179

Арифметико-логическое устройство

19 (фиг.7) содержит сумматор 36, группы элементов И 37, ИЛИ 38, НЕ 39, сдвигатель 40, мультиплексор 41 и элемент И 42.

На фиг. 8 показан алгоритм микропрограммы, где символами М (i 1, 2...) обозначены микрокоманды.

На.фиг. 9, 10 показаны временные диаграммы работы устройства, где:

43 — сигнал .начальной установки на входе 13 устройства; 44 --импульсы на выходе управляемого генератора 6 тактовых импульсов; 45 - импуль- 1 сы на;управляющем входе формирова \. теля 2 адресов микрокоманд, 46импульсы на входе синхройизации операционного блока 1; 47 - сигнал адреса на первом информационном входе формирователя 2 адресов.микрокоманд;

48 — сигнал кода микрокоманды на выходах блока 3 памяти микрокоманд;

49 — сигнал кода микрокомаиды на вы:ходе конвейерного регистра 4; 50— сигнал кода микрокоманды на выходах мультиплексора 5; 51 — сигнал на выходе триггера 7 режима; 52 - сигнал на выходе элемента И-НЕ 29; 53— сигнал на выходе элемента И 31 5430 сигнал ha единичном выходе триггера

34; 55 - сигнал на выходе элемента

И 22; 56 - сигнал на инверсном выходе триггера 35; 57 - сигнал .условия на выходе признаков результата микрооперации операционного блока 1; 58 — З сигнал на инверсном входе элемента л

И-НЕ 29; ti — время считывания из бло ка 3 памяти микрокоманд.

Рассмотрим работу устройства на примере выполнения им микропрограммы„40 алгоритм которой показан на фиг. 8.

Иикрокоманды М1; М2, ИЗ, И5, М6, .М7, М10 являются микрокомандами бе- зусловного перехода, а микрокоманды

М4, М8, М9, М11, И12 - микрокомаидами условного перехода.

Работа устройства;осуществляется в соотвествии с временными диаграммами, приведенными на фиг. 9 и fO. 50

Для приведения устройства в исходное.состояние подается сигнал 43, в результате чего регистр 20 адреса, устанавливается в "0", а триггер. 7 режима и триггеры 34, 35 - в "1". у

По нулевому адресу А1 (поз.47) из блока 3 памяти микрокоманд считывается микрокоманда И1 (поэ.48).

363 4 формат каждой микрокоманды . адрес" ная часть; операционная часть, бит признака режима.

Адресная часть микроКоманды. посту-. пает с группы выходов кода управления следующим адресом блока 3 памяти микрокоманд на первую группу информационных входов формирователя 2 адресов микрокоманд.

Формат адресной части микрокоманды: поле адреса; поле перехода.

В поле адреса задается адрес следующей микрокоманды. Поле адреса беэ младшего разряда поступает на информационный вход регистра 20 адреса, Младший разряд поля адреса поступает .иа первый вход (И+1)-ro элемента

И 22. Поле перехода поступает на управляющий вход дешифратора 21. В микрокоманде М1, также как и во всех микрокомандах безусловного переХода значение попя перехода равно нулю.

При единичном значении сигнала

58 младший разряд поля адреса поступает через (п+1)-й элемент И 22 и элемент ИЛИ 23 на информационный вход младшего разряда регистра 20 адреса. В результате этого адрес следующей микрокоманды М2 определяется непосредственно из адресной части микрокоманды М1.

Операционная часть микрокоманды поступает с выхода кода микрооперации блока 3 памяти микрокоманд на информационный вход конвейерного регистра 4 и на второй информацйонный вход мультиплексора 5.

Бит признака режима поступает с выхода признака режима блока 3 памяти микрокоманд на информационный вход триггера 7 режима и на первые входы элементов И 31 и 32. Бит признака режима определяет режим (конвейерный или бесконвейерный), в кото-, .ром выполняется соответствующаямикрокоманда. Нулевое значение бита соответствуетбесконвейерному режиму а единичное значение — конвейерному.

Участок алгоритма микропрограммы

И1 — М7 (фиг.&), состоящий практи- . чески из микрокоманд безусловного перехода, пелесообразно выполнять в конвейерном режиме. Участок мик-. ропрограммы М8 — М12, где преобладают:микрокоманды условного перехода, целесообразно выполнять в бесконвейерном режиме. Бит признака

1179363

000

001

010

011

100

101 режима в микрокомандах М1 — М7 имеет единичное значение, а в микрокомандах М8 — М12 - нулевое.

Единичнымзначением сигнала 51 за" дается такой коэффициент деления делителя 28 частоты, чтобы период импульсов на выходе управляемого генератора 6 соответствовал конвейерному режиму работы. 10

Управляемый генератор 6 вырабатывает импульс 44, в результате чего операционная часть микрокоманды М1 записывается в конвейерный регистр

4 (поз.49), а бит признака режима - 15 в триггер 7. По импульсу 45 адрес

А2 микрокоманды М2 записывается в регистр 20 адреса (поз.47). Все действия в микропроцессоре выполняются по задним фронтам импульсов 44 — 46. 20

Мультиплексор передает на свои выходы (поз. 50) операционную часть микрокоманды М1 с выхода конвейерного регистра 4.

Формат операционной части микрокоманды: операционное поле; бит . управления.

Бит управления поступает со второго выхода мультиплексора 5 на управляющий выход 9 микропроцессора

30 и предназначен для управления режимом чтения-записи внешнего запоминающего устройства. Значение бита управления, равное единице, соответствует режиму чтения из внешне- И го запоминающего устройства. Если бит управления равен нулю - выпол- ° няется режим записи во внешнее запоминающее устройство.

Операционное поле поступает с первого выхода муйьтиплексора 5 на вход кода операции операционного блока 1.

Формат операционного поля: поле приемника результата; поле операндов;45 поле констант; бит входного признака;, поле операций.

Поле приемника результата поступает на управляющий вход дешифратора

17. В этом поле указывается номер 0 регистра (адресного 14, информационного 15 или одного из группы регистров 16 общего. назначения), в который записывается результат выполняемой арифметико-логической операции. . 5

11оле операндов поступает на управляющий вход мультиплексора 18. В этом поле указывается номер источника второго операнда для выполнения арифметико-логической операции. Поэтому номеру мультиплексор 18 передает на свой выход или информационный код с входа 12 микропроцессора или содержимое одного из группы регистров 16 общего назначения, или содержимое поля констант. Поле констант поступает на второй вход мультиплексора 18.

Бит входного признака поступает одновременно на вход переноса сумматора 36 и на вход сдвига сдвигателя

40. Битом входного признака задается значение входного переноса нли входного сдвига при выполнении операций сложения или сдвига.

Поле операций поступает на управляющий вход мультиплексора 41.. В этом поле задается код .арифметикологической операции. По этому коду мультиплексор 41 передает на информационные входы адресного 14 и информационного 15 регистров и группы регистров 16 общего назначения результат соответствующий ойерации с выхода сумматора 36, или с выходов групп элементов И 37, ИЛИ 38, НЕ 39, или с выходов сдвигателя

40 и мультиплексора 18.

Набор операций, выполняемых арифметико-логическим устройством

19 в соответствии с кодом в поле операций, представлен в таблице.

Сложение содержимого информационного регистра

14 (первого операнда) со вторым операндом поступающим с выхода мультиплексора 18

Конъюнкция первого и второго операндов

Дизъюнкция первого и второго ойерандов

Инверсия первого операнда

Сдвиг вправо на один разряд первого операнда

Прямая пересылка второго операнда

1179363

1О

Если результат операции .равен нулю — на выходе элемента 42 И вырабатывается единичный сигнал. Сигнал с выхода элемента 42 И, так же как и сигналы с выходов переноса сумматора 36 и сдвига сдвигателя 40 поступают на выходы признаков результата микрооперации операционного блока 1.

По адресу А2 иэ блока 3 памяти микрокоманд считывается микрокоманда М2 (поэ.48). По импульсу 44 операционная часть микрокоманды М2 записывается в конвейерный регистр

4 (поз.49). По импульсу 45 в регистр

20 адреса записывается адрес АЗ (поэ.47), заданный в поле адреса микрокоманды М2, по импульсу 46— результат арифметико-логической опе- 20 рации микрокоманды М1.с выхода арифметико-логического устройства 19 записывается в один иэ приемников (адресный 14, информационный 15 регистры или один из группы регистров 25

16 общего назначения в зависимости от кода в поле приемника результата.

Информация с выходов адресного

14 и информационного 15 регистров поступает соответственно на выходи 30

10 и 11 микропроцессора. Виходы

9 - 11 микропроцессора предназначены для подключения к нему внешнего запоминающего устройства (ВЗУ). Если микропроцессор производит запись в ВЗУ, то по адресу установленному на выходе 10 при нулевом значении бита управления на выходе 9 микропроцессора в ВЗУ записываются данные с выхода 11 микропроцессора. В режиме щ чтения на выход 9 поступает единич ное значение бита управления и по адресу, установленному на выходе

10 микропроцессора, из ВЗУ считыва ется информация и поступает на вход

12 микропроцессора.

После выполнения микрокоманды М2 по адресу А4 (поэ. 47)иэ блока 3 памяти микрокоманд считывается микрокоманда М4 (поз. 48). Микрокоман- зо да М4 является микрокомандой условно.ного перехода и в адресной части сорериит ненулевое значение поля перехода. В результате.сигнал 58, а затем и сигналы 52 и 53 принимают нулевое значение.

В поле перехода микрокоманды М4 задается номер условия, по которому ссуществляется переход. По единичному сигналу на одном из выходов (кроме (+1)-го) дешифратора 21 открывается соотвествующий элемент 22 И группы и сигнал проверяемого условия поступает с одного иэ информационных входов второй группы формирователя 2 иа информационный вход младшего разряда регистра 20 адреса.

По очередному импульсу 44 микрокоманда М4 записывает<.я в конвейерный регистр 4. По импульсу 46 выполняется микрокоманда МЗ. Импульс 45 не вырабатывается, так как элемент И 30 закрыт сигналом 52. Это обусловлено тем, что значение сигнала 57 условия формирования адреса следующей микрокоманды к данному моменту времени еще не определено.

Значения адреса А4 на выходе формирователя 2 и кода микрокоманды М4 на выходе блока. 3 памяти микрокоманд не изменяются . Триггер 34 устанавливается в "0", в результате чего сигнал

54 принимает нулевое значение, а сигналы 52,53 и 55 — единичное, При выполнении микрокоманды М4 (поз.50) формируется значение сигнала 57 условия. По импульсу 44 в конвейерный регистр 4 опять записывается микрокоманда М4. По импульсу 45 в регис1р

20 адреса записывается адрес А6, сформированный с учетом единичного значения сигнала 57. По импульсу

46 результат выполнения арифметической операции микрокоманды М4 записывается в один из внутренних регистров операционного блока 1.

Триггеры 34 и 35 устанавливаются в "1",. в результате чего сигналы 55 и 56 принимают нулевое значение.

По следующему, импульсу 44 в конвейерный регистр 4 записывается микрокоманда М6, а по импульсу 45 устанавливается адрес А7 на выходе формирователя 2. Импульс 46 не вырабатывается, так как элемент 33 И закрыт сигналом 56. Тем самым предупре кдается повторное выполнение микрокоманды М4. Сигнал 56 принимает единичное значение. Следовательно, микрокоманда условного перехода при конвейерном реаиме выполняется s твчение двух цупслов микрокоманд.

После выполнения микрокоманды

М6 <по адресу А8 из блока 3 памяти микрокоманд считывается микрокоманда

9 11793

М8 (поз.48), Микрокоманда М8 является первой микрокомандой участка микропрограммы, который выполняется в бесконвейерном режиме. Переход из конвейерного режима в бесконвейерный целесообразно выполнять на микрокоманде условного перехода, которой и является микрокоманда М8. В этом случае потери производительности оказываются минимальными. 10

Сигнал 58 и,соответственно, сигналы 52 и 53 принимают нулевое значение.

По имульсу 44 в триггер 7 записывается нулевое значение быта признака режима и сигнал 51 принимает нулевое значение. Импульс 4$ не вырабатывается, а по импульсу 46 выполняется микрокоманда М7. При ну- 20 левом значении сигнала 51 мультиплексор 5 передает на свой выход микрокочанду М8 с выхода блока 3 памяти микрокоманд (поз. 50), а управляемый генератор 6 вырабатывает импульсы 25 . с периодом, соответствующим бесконвейерному режиму. Период импульсов синхронизации при бесконвейерном режиме более длителен, чем при конвейерном. При бесконвейерном режиме микрокоманды как безусловного, TBK и условного перехода выполняются за один цикл, так как сигнал 57 условия

63 10 успевает определиться до формирования адреса следующей микрокоманды.

Временная диаграмма, приведенная на фиг. 10, отражает обратный переход из бесконвейерного режима в конвейерный.

По сформированному в процессе выполнения микрокоманды М12 адресу А2 из блока 3 памяти микрокоманд считьг вается микрокоманда М2 (поз.48)..

По импульсу 44 микрокоманда М2 записывается в конвейерный регистр 4, а в триггер 7 - единичное значение бита признака режима. По импульсу

45 устанавливается адрес А3, а по импульсу 46 выполняется микрокоманда М2. Сигнал 54 принимает единичное значение, а сигнал 56 — нулевое. При единичном значении сигнала 51 мультиплексор 5 опять передает на свой выход микрокоманду М2 с выхода конвейерного регистра 4, а управляемый генератор 6 вырабатывает импульсы с периодом, соответствующим конвейерному режиму.

По импульсу 44 микрокоманда МЗ .записывается в конвейерный регистр 4, .а по импульсу 45 формируется адрес А4. Импульс 46 не вырабатывается, чем предупреждается выполнение микрокоманды М2.

Далее работа устройства выполняется аналогично.

1179363

1179363

1179363

1t79363

Состаритель В.Пушкарев

Редактор Л.Пчелинская Техред З.Палий Корректор M.Ñaìáoðñêàÿ Ю ЮЮ

Заказ 5678/52 Тирам 710 Подписное

ВННН11Н Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35 ° Раушская наб. ° д. 4/5

Филиал ППП " 1ятент", г. Укгород, ул. Проектная, 4