Устройство для сопряжения процессоров в однородной вычислительной системе

 

УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ПРОЦЕССОРОВ В ОДНОРОДНОЙ ВЫЧИСЛИТЕЛЬНОЙ СИСТЕМЕ, содержащее блок коммутации, информационные входывыходы которого являются информационными входами-выходами устройства, блок селекции запросов, входы которого являются входами запросов .устройства , первая, и вторая группы входов управления блока коммутации подключены к выходам готовности устройства и выходам запроса устройства соответственно, первую группу элементов И, регистр кода выбора направлений, выходы которого поразрядно подключены к первым входам элементов И первой группы, вторую группу элементов И И регистр адреса , отличающееся тем, что, с целью повышения пропускной способности устройства, оно содержит мультиплексор, информационные входы которого подключены к выходам блока коммутации, а выходы мультиплексора - к информационньм входам регистра кода выбора направлений, три схемы сравнения, входы первой группы первой и второй схемы сравнения подключены к выходам старших разрядов регистра кода выбора направлений , входы второй группы второй схемы сравнения и входы первой группы третьей схемы сравненияподключены к выходам младших разрядов регистра кода выбора направления, входы второй группы первой и третьей схем сравнения подключены к выходам старших и младших разрядов регистра адреса соответственно, информационные входы регистра адреса являются адресными входами устройства, а вход синхронизации регистра адреса - входом синхронизации записи адреса уств ройства, шифратор, входы которого подключены к выходам Меньше и Равно схем сравнения, кольцевой регистр сдвига, информационные входы которого подключены к выходам шифратора, а выходы - к первьм входам элементов И второй группы и являются выходами запроса устройства., «Ч вторые входы элементов И второй СО О9 группы являются входами готовности устройства, элемент ИЛИ, входы которого подключены к выходам элементов И второй группы, первьй одновибратор , вход которого подключен к прямому выходу элемента ИЛИ, а выход - к вторым входам элементов И первой группы, выходы которых подключены к входам управления третьей группы блока коммутации, выходы запросов блока селекции запросов подключены к адресным входам мультиплексора и являются выходами готовности устройства, второй одновибратор , элемент И, первьй и второй входы которого подключены к выходу

. тОЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (! 9) (11) (51)4 G 06 F 15/16

f ф

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCMOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3721328/24-24 (22) 03. 04. 84 (46) 15.09.85. Бюл. № 34 (72) Б.И. Сергеев, M.A. Курносов, В.Н. Рудницкий, С.Ф. Теслюк и С.В. Вишневецкий (53) 681.325(088.8) (56) Авторское свидетельство СССР

¹ 758128, кл. G 06 F 3/04, 1978.

Авторское свидетельство СССР

¹ 851387, кл. G 06 F 3/04, 1979. (54) (57) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ

ПРОЦЕССОРОВ В ОДНОРОДНОЙ ВЫЧИСЛИТЕЛЬНОЙ СИСТЕМЕ, содержащее блок коммутации, информационные входывыходы которого являются информационными входами-выходами устройства, блок селекции запросов, входы которого являются входами запросов .устройства, первая.и вторая группы входов управления блока коммутации подключены к выходам готовности устройства и выходам запроса устройства соответственно, первую группу элементов И, регистр кода выбора направлений, выходы которого поразрядно подключены к первым входам элементов И первой группы, вторую группу элементов И и регистр адреса, о т л и ч а ю щ е е с я тем, что, с целью повышения пропускной способности устройства, оно содержит мультиплексор, информационные входы которого подключены к выходам блока коммутации, а выходы мультиплексора — к информационньи входам регистра кода выбора направлений, три схемы сравнения, входы первой группы первой и второй схемы сравнения подключены к выходам старших разрядов регистра кода выбора направлений, входы второй группы второй схемы сравнения и входы первой группы третьей схемы сравнения. подключены к выходам младших разрядов регистра ко. да выбора направления, входы второй группы первой и третьей схем сравнения подключены к выходам старших и младших разрядов регистра адреса соответственно, информационные входы регистра адреса являются адресными входами устройства, а вход синхронизации регистра адреса — входом синхронизации записи адреса устройства, шифратор, входы которого подключены к выходам "Меньше" и

"Равно" схем сравнения, кольцевой регистр сдвига, информационные входы которого подключены к выходам шифратора, а выходы — к первым входам элементов И второй группы и s;аляются выходами запроса устройства., вторые входы элементов И второй группы являются входами готовности устройства, элемент ИЛИ, входы которого подключены к выходам элементов И второй группы, первый одновибратор, вход которого подключен к прямому выходу элемента ИЛИ, а выход — к вторым входам элементов И первой группы, выходы которых подключены к входам управления третьей группы блока коммутации, выходы запросов блока селекции запросов подключены к адресным входам мультиплексора и являются выходами готовности устройства, второй одновибратор, элемент И, первый и второй входы которого подключены к выходу

11 второго одновибратора и к инверсно- му выходу элемента ИЛИ соответственно, а выход — к входу управления сдвигом кольцевого регистра сдвига, вход второго одновибратора подключен к выходу управления сдвигом блока селекции запросов, выход сброса которого подключен к входам установки в

793 64

"0" регистра кода выбора направлений и кольцевого регистра сдвига, выход младшего разряда мультиплекс6ра подключен к входу синхронизации регистра кода выбора направлений и через элемент задержки к входу синхронизации кольцевого регистра сдвига.

Изобретение относится к вычислительной технике и может быть использовано для сопряжения процессоров в однородные вычислительные системы.

Цель изобретения — повышение про- 5 пускной способности устройства путем реализации адаптивного алгоритма коммутации устройства и организации прямой передачи сообщения по настроенному каналу обмена без запоминания 10 данных в переприемных устройствах сопряжения.

На .фиг. 1 и 2 представлена функциональная схема устройства для сопряжения процессоров в однородной 15 вычислительной системе, на фиг. 3 функциональная схема блока селекции запросов; на фиг. 4 — функциональная схема блока коммутации.

Устройство для сопряжения про- 20 цессоров в однородной вычислительной системе содержит блок 1 приемавыдачи команд с информационными входами 1.1-1.5, выходами 1.6 старших разрядов, выходами 1.7 младших 25 разрядов и выходами 1.8, блок 2 выбора направлений с адресными входами

2.1 устройства и входом 2.2 синхронизации записи адреса устройства, блок 3 опроса с выходом 3.1, блок ЗО

4 селекции запросов с выходами

4.1-4.5 запросов, выходом 4.6 сброса и выходом 4.7 управления сдвигом, блок 5 коммутации, информационные входы-выходы 6-10 устройства, выходы

11 готовности устройства, входы 12 запросов устройства, выходы 13 запро сов устройства и входы 14 готовности устройства.

Блок 1 содержит регистр 15 кода выбора направлений, мультиплексор

16 с выходом 16.1 младшего разряда, 2

r первую группу элементов И 17 и первый одновибратор 18.

Блок 2 состоит из регистра 19 ад- . реса с выходами 19.1 и 19.2 старших и младших разрядов адреса соответственно, трех схем 20. 1-20.3 сравнения и шифратора 21.

Блок 3 содержит кольцевой регистр 22 сдвига, вторую группу элементов И 23.1-23.5, элемент ИЛИ 24, элемент И 25„ элемент 26 задержки и второй одновибратор 27.

Блок 4 (фиг. 3) состоит из генератора 28 импульсов, дешнфратора

29 направлений, счетчика 30 направлений, счетчика 31 опроса, группы элементов И 32.1-32.5, элемента

ИЛИ ЗЗ, элементов ИЛИ-НЕ 34 и 35, элемента И 36 и элемент И-НЕ 37.

Блок 5 (фиг. 4) содержит группу узлов 5.1-5.5 коммутации с управляющими входами 11.1-11.5, 13.1-13.5 и 1.8, информационными входамивыходами 6-10 и информационными выходами 1.1-1,5, причем каждый узел

5.1-5.5 состоит из групп элементов

И 38.1-38.5 и 39.1-39.5 и группы элементов ИЛИ 40.1-40.5.

Применение устройства в однородной вычислительной системе, составленной в виде матрицы из l1 щ процессоров (где 11, rn — - количество процессоров по строкам и столбцам матрицы соответственно).

Каждый процессор системы подключен к одной из групп информационных входов-выходов 6-10, к одному из входов 12 и к одному из выходов 14, причем процессор и устройство имеют одноименный адрес, соответствующий их расположению в матрице вычисли" тельной системы. Адрес устройства

1179364 записывается в регистр 19 с адресным входом 2.1 устройства синхрокизирующим сигналом, поступающим на вход 2.2 устройства, в период комплексирования технических средств вычислительной системы.

Для удобства описания приняты обозначения возможных направлений коммутации через устройство: "Вверх1

"Вниз" "Вправо", "Влево", "Собственнъ1й процессор".

Процессор-источник — это процессор, который выдает адрес для настройки логического канала связи, процессор-адресат — это процессор, 15 к которому должен быть настроен логический канал связи.

Первое устройство для сопряжения в цепочке устройств настроенного канала связи является соответствен20 но устройством-источником, а последнее — устройством †адресат. Кроме того, устройство-приемник — это устройство, к которому поступает команда с адресом процессора-адре-

25 сата на данном этапе коммутации.

Буквой i обозначены старшие раз I ряды поступившего адреса, 1 — старшие разряды собственного адреса, — младшие разряды поступившего адреса; 1 — младшие разряды собственного адреса; I i), Cl J — значения старших разрядов соответственно поступившего и собственного ад— ресов,()), Cj ) — значения младших 35 разрядов соответственно поступившего и собственного адресов.

Устройство работает следующим образом.

В исходном состоянии на входах 40

12 и выходах 13 устройства установлены нулевые сигналы запроса к устройству сопряжения и от него к одному из устрсйс,в-приемников.

На выходах 11 и входах 14 устройст- 45 ва установлены нулевые сигналы готовности. Регистр 15, кольцевой рег,..."тр 22 и счетчики 30 и 31 установлены в нулевое состояние.

При поступлении на одну из групп 50 информационных входов-выходов 6-10 команды коммутации, которая трансли руется через блок 5 на соответствук цие информационные входы мультиплексора 16, формируется единичный 55 сигнал на соответств чОщем въ1ходе

4.1-4.5, стробируюн1ий передачу команды коммутации через мультиплексор 16 на информационные входы регистра 15. Запись команды коммутации в регистр 15 осуществляется младшим разрядом команды, которън1 поступает на вход синхронизации регистра 15.

Команда коммутации имеет следующую структуру. Младший разряд команды коммутации является битом синхронизации, следующие а младших разрядов — 1 — полем команды, а оставшиеся щ старших разрядов

1-нолем команды. С выхода регистра

15 команда коммутации поступает на входы схем 20 сравнения, где сравнивается с собственным адресом устройства. Схема 20.2 сравнения предназначена для сравнения старших )и разрядов собственного адреса со старшими щ разрядами приня-. того адреса, схема 20.1 сравнения для сравнения стзрших и младших п1 разрядов принятого адреса между собой, схема 20.3 сравнения — для сравнения младших 1П разрядов собственного адреса с младшими %1 разрядами принятого адреса коммутации.

В результате анализа поступивших на вход кодов каждая из схем 20.120.3 сравнения вырабатывает один из трех признаков "Меньше", "Равно" или "Больше".

Шифратор ?1 формирует коды возможных направлений коммутации и работает под управлением признаков

"Равно" и "Мень1не", поступающих с соответствующих выходов схем

20.1-20.3 сравнения (признак "Боль11 ше не используется из-за избыточности полного набора признаков).

Реализуемые шифратором 21 функции имеют следующий вид: ю

1 Х1XgX4X Х6+Х1Х4Х6 1

1 х х +х х х4+ х1Х2хз р

1,=х х4х6 >

1„= Х1Х Х4+ Х, Х ;

= Х, ХЗХс 6- Х Х Х6+ Х,Хg Х6+ Х1Х4Х6, 1 .

Х1Х Х3 + Х Х Х4 Х > =XÇX61 X4Х6+Х Х6Х4>

t

= Х,Х4Х6;

= Х,X„;

1 14 Х1Х Х1Х 6.

1179364

2. Совпадают либо -поля, ли40 бо 1 -поля адресов.

В этом случае возможны следующие ситуации: если предлагаемое устройство

45 находится в одной строке с процессором-адресатом (ij =(i J то выУ бор направления канала связи завиi! сит от сравнения j и 1 разрядов адресов. Пусть (j j > (j) . Это означает, что процессор-адресат находит50 ся в строке левее устройства (ситуация 2-А1). Выбирается направление

"Влево". На первых пяти выходах шифратора 21 устанавливается код

10000 (" Влево" ), если (j ) = (3 J то процессорУ адресат находится правее предлагаемого устройства (ситуация 2-А2). где х,, и хп . Х и х.1, Xq и х сигналы с выходов "Равно" и "Меньше" : схем 20.1-20.3 сравнения соответственно.

Исходя из зависимости значения выходов шифратора 21 от состояний его входов, характеризующих направления коммутации, формируемый на выходах шифратора 21 код содержит три поля по пять разрядов. Каждое поле содержит унитарный код, единичное значение в соответствующем разряде которого однозначно указывает на направление коммутации.

В зависимости от адреса процессора-адресата, поступающего в какое-либо переприемное устройство сопряжения на этапе настройки логического канала связи, и собственного адреса устройства возможны три варианта построения канала связи.

1. Код адреса процессора-адресата, поступивший на входы 1.б и. 1.7 блока 2, совпадает с кодом адреса устройства-приемника, хранящимся в регистре 19. Следовательно, команда настройки поступила в устройствоадресат, которое непосредственно сопряжено с требуемым процессоромадресатом, и срабатывается один унитарный пятиразрядный код на выходах шифратора 21, указывающий направление к "Собственному процессору . При этом конкретное значение кода на группе выходов блока

2 имеет согласно системе (1) следующий вид. 00001.0000 0000

Выбирается направление "Вправо".

На первых пяти выходах шифратора 21 устанавливается код 00100 (" Вправо" ) — если занято основное направление по строке, предусмотрены два обходных направления. на.одну строку в матрице "Вверх" или на одну строку "Вниз" от строки., в которой находится устройство-приемник.

Соответственно, на остальных выходах шифратора 21 устанавливается код 01000 00010 (" Вверх", "Вниз ) — если устройство находится в одном столбце с процессором-адресатом (j) = (j j то выбор направ)

° $ ления зависит от сравнения 1 и 1 разрядов адресов, — если процессор-адресат находится в столбце выше устройства-приемника,(1 ) ) Pi), то выбирается на» правление "Вверх" (ситуация 2-В1), На первых пяти выходах шифратора

21 устанавливается код 01000 (" Вверх" ); — если (i g "- (1 ), т.е. процессор-адресат находится. ниже устройства-приемника (ситуация 2-В2).

На первых пяти выходах шифратора

21 устанавливается код 00010 (" Вниз" ); — если занято основное направление по столбцу, предусмотрены два обходных: на один столбец "Влево", на один столбец "Вправо".

На 6-15 выходах шифратора 21 устанавливается код 10000 00100 (" Влево", "Вправо" ) .

3. Поля адресов процессора-адресата и устройства-приемника не сов.падают. В этом случае направление выбирается по методу наименьших квадратов.

В данном варианте возможны следующие ситуации: ситуация 3-А1 (аналогична ситуации 2-А1), (j 1 i t j) т.е. процессор-адресат находится левее устройства. Выбирается направление

"Влево", код 10000; — ситуация 3-А2 (аналогична ситуации 2-А2), (j ) ((j1, т.е. процессор-адресат находится йравее устройства. Вырабатывается направление

"Вправо", код.00100; — ситуация 3-В1 (аналогична ситуации 2-В1), (i ) (i 1 ) т. е. процессор-адресат расположен выше

11 79364

55 устройства-приемника. Выбирается направление "Вверх", код 01000. — ситуация 3 — В2 (аналогична ситуации 2-В2),,j ) с Pi) т.е. означает, что процессор-адресат находится ниже устройства сопряжения. Выбирается направление "Вниз", код

00010.

Установка сформированных кодов на соответствующих выходах шифратора 21 происходит в зависимости от результатов сравнения разницы значений (() - (с ) и ) fj) - () ) между собой.

При этом возможны следующие слуl чаи, соответствующие комбинациям ситуаций З-А1, 3-А2 и З-В1, 3-В2. — ситуация 3-А1/В1 f „ ) > f j ) и Р4 3 > ГЧ, причем ) t j) ) ) с

« (» ) — f ) ) . т.е. число переприемных устройств сопряжения при движении по строке, в которой находится устройство-приемник, меньше, чем при движении по столбцу матрицы соответствия. Поэтому на выходах шифратора 21 устанавливается код, соответствующий движению "Влево", "Вверх", "Пустой цикл", — ситуация 3-А1/B2, () J > (j ) и (! ) (), причем pj ) -Ц)(а

) P g-Я!.На выходах шифратора 21 устанавливается код, соответствующий движению "Влево", "Вниз", "Пустой цикл", — ситуация .3-А2/В1, (j ) jj) и (i ) > p> ) > причем L . 1 -(1))а )(, ) - (,, На выходах шифратора 21 устанавливается код, соответствующий движению "Вправо", "Вверх", "Пустой цикл", ситуация 3-А2/B2 > (j ) а.fj 3 и .т ) < (1),, причем (1 ) «l> ) с )-(1)!.На выходах шифратора

21 устанавливается код, соответствующий движению "Вправо", "Вниз", "Пустой цикл", — ситуация 3-В i /А1, 3-В2/А1, 3-81/А2 и 3-В2/А2 аналогичны ситуаци ж 3-А1/B1, 3-А1/В2, 3-А2/В1 и

3-А2/В2 соответственно, с той разницей, что i r> ) - () ) ) ) L i — - C 1) и, соответственно, на выходах 1 "S группы выходов преобразователя 21 формируется код "Вверх" (" Вниз" ), а йа выходах 6 = 10 формируется код " Влево " (Вправо)" соответственно.

Таким образом, метод наименьших квадратов предполагает, в первую очередь, достижение строки или столбца, на которых расположен согласно матрице соответствия процессор-адресат. В случае достижения данной строки или столбца выбор направления осуществляется согласно второму варианту, в первую очередь, по строке (по столбцу) до устройства-адресата, а затем в соответствии с первым вариантом к

"Собственному процессору". Если в результате работы устройства по направлениям, полученным согласно второму варианту, основное направление занято и канал настроен по дополнительному направлению, следующее устройство-приемник работает согласно третьему варианту — по методу наименьших квадратов.

Таким образом, блок 2 является комбинационной схемой и изменение исходных (нулевых) выходных с ".гналов группы выходов -происходит в том случае, если поступает отличный от нуля код адреса на входы 1.6 и 1.7.

Блок 3 опроса предназначен для хранения кодов направлений и их последовательного опроса посредством формирования сигнала "Запрос" на входе запросов соответствующего устройства-приемника.

Кольцевой регистр 22 предназначен для приема кода с выходов блока 2, организации последовательнос- ти циклов опроса возможных направлений коммутации и их хранения до момента полного окончания процесса обмена по настроенному каналу связи между процессором-источником и процессором-адресатом. Занесение кодов направлений с выходов блока

2 стробируется управляющим сигналом с входа 16.1 через элемент 26 задержки. Сдвиг пятиразрядных унитарных кодов направлений инициируется сигналом с выхода 4.7 через второй одновибратор 27, формирующий единичный положительный импульс по переднему фронту сигнала, и элемент

И 25, открытый в исходном состоянии единичным сигналом с инверсного выхода элемента ИЛИ 24. При этом в кольцевом регистре 22 осуществляет-

I ся циклический сдвиг. Смена значений

1179364

45

В блоке 4 в исходном состоянии сигналы на выходах 12.1-12.5 отсут- в соответствующих разрядах регистра 22 осуществляется в следующем порядке: 1-5, 6-10, 6-10, 11-15, 11-15, 1-5. На выходах кольцевого регистра 22 в каждом цикле опроса установлен код, соответствующий разрядам 1-5, что позволяет осуществлять опрос одного текущего направления в каждом цикле. Унитарный код 10 с вьс:одов кольцевого регистра 22 поступает на выходы 13 устройства.

Единичный сигнал 1 -го (1=1.5) разряда данного кода является сигналом

"Запрос" и инициирует опрос выбран- 15

1 ного < -ro направления устройстваприемника. Одновременно данный сигнал поступает на вход элемента

И 23. . Если устройство-приемник находится в состоянии "Занято", 1 то элемент И 23.1 остается в закрытом состоянии, так как нулевой сигнал на выходе 14. устройства от данного направления (устройстваприемника) осается неизменным. В данном случае на выходах всех элементов И 23.1-23.5 присутствуют нулевые сигналы, что обеспечивает наличие единичного сигнала на инверсном выходе элемента ИЛИ 24, ко- 30 торый поддерживает элемент И 25 в открытом состоянии. Поэтому очередной управляющий сигнал, поступающий на вход 4.7, приводит к циклиЧЕСКОМУ СДВИГQ КОДОВ В КОЛЬЦЕВОМ регистре 22, т.е. опрашивается следующее возможное направление.

Опрос продолжается до тех пор, пока какое-либо из возможных направлений устройства-приемника не перейдет в 40 состояние "Свободно" и в текущем цикле опроса поступит единичный сигнал "Готово" на соответствующий вход 14.1, В данном случае на выходе элемента И 23 ° 1 присутствует единичный сигнал, который приводит к формированию нулевого сигнала на инверсном выходе элемента ИЛИ 24, который закрывает элемент И 25, 1 запрещая последующие сдвиги кодов в кольцевом регистре 22, следовательно, опрос других направлений. Одновременно единичный сигнал с прямого выхода элемента ИЛИ 24 поступает навыход З.l,èíèöèèðóÿïåðåä ÷ó командыком- 55 мутации устройству-приемникуиз блока l, ствуют, что обеспечивает наличие нулевого сигнала на выходе элемента ИЛИ 33. Данный сигнал поддерживает генератор 28 в состоянии "Останов", когда тактовые импульсы на его выходе не вырабатываются ОдноВременио он обеспечивает наличие единичного сигнала на Выходе элемента И-НЕ 37, который поступает на входы асинхронной установки нулевого состояния счетчиков 30 и 31, поддерживая их в нулевом состоянии, а также поступает на выход 4.6 блока 4. Нулевой код с группы выходов счетчика 30 поступает на группу входов дешифратора 29, обеспечивая формирование единичного сигнала на его нулевом выходе (не используется). Нулевой код с группы выходов счетчика 31 поступает на группу входов элемента И-HE 35, обеспечивая наличие постоянного единичного сигнала на выходе 4.7 блока в исходном состоянии.

На входах всех элементов И 32.132.5 присутствуют нулевые сигналы с соответствующих входов 12.1-12.5 и выходов дешифратора 29, что обеспечивает наличие нулевого сигнала на их выходах. Данные сигналы поступают на соответствующие входы элемента ИЛИ-HE 34, обеспечивая íà его выходе и соответствующем входе элемента И 36 единичный сигнал.

При поступлении единичного сигнала "Запрос" на вход 12.i (1= 1.5) сигнал с выхода элемента ИЛИ 33 осуществляет запуск генератора 28, поступает на соответствующий вход элемента И 36 и элемента И-НЕ 37 и формирует на выходе последнего нулевой сигнал. Импульсы с выхода генератора 28 ерез элемент И 36 поступают на суммирующий вход счетчика 30, обеспечивая последовательное увеличение его состояния. При отсутствии установки в счетчике

30 1-ro (I= 1.5) состояния на 1 -м выходе дешифратора 29 формируется единичный сигнал, который через

1. элемент И 32., открытый единичным сигналом с выхода 12.1, поступает на выход 11.;1. Сигнал, поступающий на выход 11,i является сигналом

"Готов" и инициирует выдачу команды коммутации из устройства, выставившего сигнал "Запрос". Одновремен1179364

12 но сигнал с выхода элемента И 32.» поступает на выход 4.1 (»= 1.5) блока 4 и на соответствующий вход элемента ИЛИ-НЕ 34, на выходе которого формируется нулевой сигнал. Данный нулевой сигнал поступает на соответствующий вход элемента И 36 и блокирует прохождение импульсов с выхода генератора 28 через элемент И 36 10

l на суммирующий вход счетчика 30 1 -е состояние счетчика 30 1 остается без изменения, поддерживая единич» ный сигнал на -м выходе дешифратора 29 и через элемент И 32. 1 и 15 на выходе 11.i. Таким образом, обеспечивается поддерживание настроенного логического канала связи в течение времени настройки последующих переприемных устройств сопряже- 20 ния и непосредственного обмена данными через них.

Появление нулевого сигнала на входе асинхронной установки нулево, го состояния счетчика 31 разрешает 25

его последовательное увеличение на единицу под действием импульсов, поступающих с выхода генератора 28 на суммирующий вход данного счетчика. Отличное от нулевого состояния 30 счетчика обеспечивает через элемент

ИЛИ-НЕ 35 наличие нулевого сигнала на выходе 4.7. Счетчик 31 является кольцевым и после поступления g -ro импульса на его суммирующий вход переходит в нулевое состояние, обеспечивая. формирование единичного сигнала на выходе 4.7. Таким образом, счетчик 31 и элемент ИЛИ-НЕ 35 осуществляет деление входной последовательности импульсов от генератора

28 в последовательность импульсов сдвига с большим периодом следования.

При одновременном поступлении сиг-45 налов "Запрос", например, на входы

12.2 и 12.4 блока 4, единичный сигнал с выходов 12.2, 12.4 через элемент ИЛИ 33 запускает генератор 28,на выходе которого начинает форми- 50 роваться последовательность импульсов. Одновременно данный сигнал через элемент И-НЕ 37 разблокирует нулевьи сигналом счетчики 30 и 31.

Импульсы с,выхода генератора 28 55 через элемент И 36 последовательно увеличивают состоянйе счетчика 30 на единицу.

Состояние "1" счетчика 30 обеспечивает формирование иа первом выходе дешифратора 29 единичного сигнала, прохождение которого через элемент 32.1 блокируется нулевым сигналом с входа 12.1. Состояние "2" счетчика 30 обеспечивает формирование на втором выходе дешифратора 29 единичного сигнала, который через элемент И 3 2.2 открываемый единичным сигналом с входа 12.2, поступает на входы 11.2 (в ответ на сигнал

"Запрос", поступивший от второго направления, в данное направление выдан сигнал "Готово", свидетельствующий о том, что устройство находится в состоянии "Свободно" и готово к приему команды коммутации).

Одновременно единичный сигнал с выхода элемента И 32.2 поступает на выход 4.2 и обеспечивает формирование нулевого сигнала на выходе элемента 34 ИЛИ-НЕ, который блокирует прохождение импульсов с выхода генератора 28 через элемент И 36.

Дальнейшее увеличение состояний счетчика 30 заблокировано и вьбора других сигналов "Запрос" не происходит, т.е. сигнал "Запрос" с входа 12.4 не принимается на обслуживание (выдавшее данный сигнал устройство через время сдвига снимет данный сигнал с входа 12.4). Единичный сигнал на входе 12.2. и выходах .

11.2, 4.2 присутствует в течение всего сеанса обмена данными, на выходе 4.7 периодически формируется импульс сдвига.

Об окончании обмена данными свидетельствует окончание единичного. сигнала на входе 12.2. Нулевой сигнал с данного входа через элемент

ИЛИ 33 вызывает останов генератора

28 и через элемент И-НЕ 37 приводит счетчики 30 и 31 в исходное состояние и поступает далее на выход 4,6 блока 4.

Узел:5.:» коммутации предназначен для логического соединения пары из групп 6-10 информационных входоввыходов между собой на время настройки логичсского канала и обмена по нему.

Количество разрядов каждого из информационного входов-выходов 0-10 равно 8 (6Э. 2 rn +1), где (2»»»+1) число разрядов команды коммутации, 1179364

14

13 что обеспечивает возможность передачи команды настройки на этапе настройки логического канала связи, а также данных и сопутствующих им управляющих сигналов в процессе обмена между процессором-источником и процессором-адресатом, Причем млад. ший разряд, используемый при передаче команды коммутации, при пере- 10 даче данных не используется.

Группа i, » (»= 1,5) информационных выходов является (2m +1)-разрядной и используется для передачи команды коммутации в блок 1 устрой- 15 ства с соответствующих информационных входов-выходов 6-10. Третья группа входов 1.8 управлений блока 5 является (2 »и+1)-разрядной и используется для выдачи команды коммута- 2б ции из блока 1 устройства через соответс-.зующий узел 5.» (» = 1.5) на соответствующий. информационные входывыходы 6-10 устройства.

На вход 11, i (» = 1.5) узла. 5.» 25 ,поступает сигнал "Готово", который открывает группу элементов И 39.i разрешая передачу команды коммутации через данный блок на выходы 1.» или передачу данных с соответствую- Зб щих выходов блока 5 через узел

5. » (» ф 1, 1 = 1.5) на соответствующую группу 6-10 входов-выходов.

В данном случае на входе 13.» установлен нулевой сигнал, который поддерживает группу элементов И 38.» в закрытом cocтоянии (выходы элементов данного блока находятся в состоянии высокого сопротивления и не оказывают влияние на информацию, посту- 4О пающую на вход соответствующей группы элементов И 39.»).

Допустим, сигнал "Запрос" поступает от второго направления, данное устройство свободно и вьщает 45 ответный единичный сигнал "Готово" в данное направление (на выход 11 ° 2).

В этом случае открывается группа элементов И 39.2 в узле 5.2. На группу 7 входов-выходов поступает О команда коммутации и через группу элементов И 39.2 по выходам 1.2 передается в блок 1.

Предположим, что первым возможным направлением, выработанным на основе анализа команды является четвертое направление и устройствоприемник в данном направлении свсбодно. В этом случае на выходе

13.4 устройства появляется единичный сигнал "Запрос" к устройствуприемнику четвертого направления.

Данный сигнал одновременно открывает группу элементов И 39.4 в узле 5.4.

От устройства-приемника поступает единичный сигнал "Готово" (на вход

14.4 блока 3), который инициирует стробирование.выдачи команды коммутации из блока 1 данного устройства через элемент ИЛИ 40.4 через группу элементов И 38.4 на информационные входы-выходы 9 устройства к устройству-приемнику. Команда коммутации через блоки 40 поступает на входы всех групп элементов И 38 узлов

5.1-5.5, однако ее прохождение через данные блоки блокируется нулевым сигналом на соответствующем входе

13. Нулевой сигнал на входе 11.4 поддерживает группу элементов И 39.4 в закрытом состоянии, что обеспечивает состояние высокого сопротивления входов элементов. В этом случае данные элементы не оказывают влияния на передачу информации с выходов группы элементов И 38.4 на информационные входы-выходы 9, с которыми они объединены по схеме МОНТАЖНОЕ ИЛИ.

Кроме того, наличие единичных сигналов на входах 11.2 и 13.4 создает, в частности, возможность передачи данных в процессе обмена между процессором-источником и процессоромадресатом по следующему логическому каналу: информационные входы-выходы 7 — группа элементов И 39.2— группа элементов ИЛИ 40.4 — группа элементов И 38.4 — информационные входы-выходы 9. В конце обмена на входах 11.2 и 13.4 устанавливается нулевой сигнал, который разрушает настроенный логический канал связи.

Аналогичным образом может быть соединена любая пара информационных входов-выходов 6-10.

В качестве примера адаптивной настройки логических каналов связи рассмотрим однородную вычислительную систему в виде матрицы из tl = Ь t»» процессоров и соответствующих им устройств сопряжения, при этом и = 6 (количество процессоров в строке) и щ = 4 (количество процессоров в столбце матрица имеет следующий вид:

1179364

21

31

41

Каждый элемент 11 матрицы представляет собой адрес устройства сопряжения и одноименный адрес подключенного к нему собственного процессора. В приведенной матрице сим1волом "О" обозначены устройства, включенные в логический канал связи, в частности устройства 32 и 42 обеспечивают канал от процессора-источника 32 к процессору-адресату 42, устройства 44, 45, 35 и 25 обеспечивают канал от процессора-источника

44 к процессору-адресату 25, процес.соры 45 и 35, подключенные к одноименным устройствам сопряжения, в процессе обмена не участвуют и осуществляют автономную обработку своих данных.

Предположим, что необходимо создат логический канал связи и осуществить обмен данными между процессором-источником 22 и процессором-адресатом 34.

Работу предлагаемого устройства рассмотрим на начальном этапе коммутации, когда процессор-источник 22 выдает сигнал "Запрос" к устройству сопряжения — источнику 22, который принимает команду коммутации, выбирает дальнейшее направление коммутации и транслирует команду коммута- 40 ции в выбранное направление к устройству-приемнику 23.

На вход 12.5 устройства 22 от собственного процессора 22 поступает единичный сигнал "Запрос"-, который 4 инициирует выработку блоком 4 единичных сигналов на выходах 11.5 и 4.5 (единичный сигнал "Запрос" на входе

12 .5 поддерживается в течение всего времени настройки канала связи и обмена по нему) .

11 12 13 14 15 16

22 23 24 25

32 33 34 35

42 43 44 — + 45

Единичный сигнал "Готово" с выхода 1!,5 устройства 22 поступает в выдавшее сигнал "Запрос" направление (к процессору-источнику 22), инициируя выдачу из него команды коммутации и подачу ее на информационные входы-,выходы 10 устройства.

Одновременно сигналы с выходов 11.5 и 4.5 поступают в блоки 5 и 1, разрешая прохождение команды коммута5 ции с информационных входов-выходов 10 на информационнь1е входы регистра 15.

Значение адреса, поступившего в команде коммутации () = 34, и значения собственного адреса устройства сопряжения (i j )= 22 инициируют работу блока 2 согласно ситуации 3-В2/А2-1, так как

t1) — Х вЂ” 1, () 1 (1 - ) - 1

15 и () с (1) - Х = 1.

На выходах шифратора 21 устройства 22 формируется 15-разрядный код 0001000100 0000, что означает движение "Вниз", "Вправо", "Пустой

11 цикл . Данныи код заносится в кольце. вой регистр 22. Причем на выходах . кольцевого регистра 22 установится унитарный код 00010, обеспечивающий формирование единичного сигнала

25 11 11

Запрос на выходе 13.4 устройства.

Одновременно данный единичный сиг нал поступает на соответствующий ь вход элемента 23.4. Сигнал с выхода

13.4 поступает в направление "Вниз"

30 к устроиству 32 сопряжения, находящемуся в состоянии "Занято", из которого ответный единичный сигнал

1f 11

Готово не поступает на вход 14.4.

Элемент 23.4 остается закрытию, 35 единичный сигнал на его выходе не формируется, что обеспечивает наличие единичного сигнала на инверсном выходе элемента ИЛИ 24. На вход

4.7 блока 3 поступает единичный сигнал, по переднему фронту которого второй одновибратор 27 формируЕт единичный импульс. данный импульс через элемент

И 25, открытый единичным сигналом с инверсного выхода элемента ИЛИ 24, поступает на вход управления сдвигом кольцевого регистра 22, иници ируя в последнем сдвиг кодов возмож. ных направлений коммутации. На выходах 13 кольцевого регистра 22 устанавливается код 00000, который не указывает направление коммутации и цикл опроса является пустым.

Следующий единичный сигнал на входе

Ы 4.7 устанавливает код 00100 на выходах .кольцевого регистра 22, который беспечивает формирование единичного сигнала "Запрос" на выходе

1179364 l8

Таким образом, на выходе 13..3 фиксируется единичный сигнал

"Запрос" наличие которого обеспечи1 вает ответный сигнал "Готово" в

-.å÷åíèå всего сеанса связи.

Единичный сигнал с выхода 3.1 блока 3 поступает на вход первого одновибратора 18, который по переднему фронту данного сигнала формирует единичный импульс. Данный импульс стробирует выдачу команды .коммутации из регистра 15 через первую группу элементов И 17 на выходы 1.8 блока 1. Команда коммутации по входам 1.8 через соответствующий узел 5.3 блока 5, открытый единичным си налом на входе 13.3, поступает на информационные входы-выходы 8 устройства сопряжения и ориентирована на направление "ВпраВо (команда коммутации выдается устройству-приемнику 23) . Наличие постоянных единичных сигналов на выходах 11.5 и 13.3 обеспечивает

13.3 устройства. Одновременно данный единичный сигнал поступает на соответствующий вход элемента И 23.3

Сигнал с выхода 13.3 поступает в блок 5 и в направление "Вправо" к устройству 23 сопряжения, находящемуся в состоянии "Свободно", из которого на вход 14.3 поступает ответный единичный сигнал "Готово". 10

Сигнал с входа 14.3 через элемент

И 23.3, открытый единичным сигналом с выхода кольцевого регистра 22, обеспечивает формирование единичного сигнала на прямом выходе 3.1 эле- 15 мента ИЛИ 24 и нулевого сигнала на инверсном выходе данного элемента, Нулевой сигнал с инверсного выхо-да элемента ИЛИ 24 поступает на соответствующий вход элемента И 25, 20 блокируя прохождение последующих импу . сов сдвига, формируемых на вы. оде второго одновибратора 27. логический канал, соединяющий информационные входы-выходы 10 с информационными входами-выходами 8 в блоке

5, т.е. канал через данное устройство сопряжения зафиксирован. Таким образом, команда коммутации протранслирована в соседнее устройство 23 сопряжения, в котором будет инициирована аналогичная последовательность действий.

Окончательно настроенный канал связи будет иметь следующую конфигурацию: процессор-источник 22— устройство 22 сопряжения — устройст. во 23 сопряжения — устройство 33 сопряжения — устройство 34 сопряжения — процессор-адресат 34.

После окончания обмена процессористочник снимает сигнал,"Запрос" с входа 12.5 устройства 22 сопряжения, что приводит к установке нулевого сигнала "Готово" на выходе

11.5, подтверждающего установку устройства в исходное состояние и разрушение настроенного логического канала связи. Одновременно на выходе 4,5 блока 4 формируется нулевой сигнал закрывающий мальтиплексор 16, а на выходе 4.6 — единичный сигнал который поступает на входы установки нуля регистра 15 и кольцевого регистра 22, устанавливая их в нулевое состояние. В результате установки нулевого состояния в кольцевом регистре 22 на выходах 13 устанавливается нулевой код, т.е. снимается сигнал "Запрос" к соседнему устройству-приемнику

23. Таким образом, осуществляется последовательное разрушение настроенного логического канала связи и установки ранее выбранных устройств сопряжения в исходное состояние, после этого каждоь из данных устройств может, быть задействовано вновь к любой другой логический канал.

1179364

7

9

1а

11 79364

1179364

1179364

Тираж 710 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 5678/52

Филиал ППП "Патент", r. Ужгород, ул, Проектная, 4

Составитель А.Ушаков

Редактор Л.Пчелинская Техред 3.Палий Корректор М.Самборская