Устройство для контроля постоянной памяти
УСТРОЙСТВО для КОНТРОЛЯ ПОСТОЯННОЙ ПАМЯТИ, содержащее первый счетчик, вход которого соединен с выходом генератора синхроимпульсов , дом первого элемента задержки и является управляющим выходом устройства, а выходы являются лервьми адресными выходами устройства , регистр сдвига, информационный вход которого подключен к выходу сумматора по модулю два, тактовьш вход соединен с выходом первого элемента задержки, а одни из выходов : подключены к одним входам сумматор по модулю два, другой вход которого соединен с выходом коммутатора, информационные входы которого являются информационными входами устройства , а адресные входы подключены к выходам второго счетчика, о т л и - чающееся тем, что, с целью повышения достоверности контроля, в него введены третий счетчик, второй элемент задержки, регистр результатаконтроля , блок сравнения, память эталонных результатов контроля и стековая память, причем выход переполнения третьего счетчика подключен к входу второго счетчика, выходы являются вторым адресным выходом устройства, а вход соединен с выходом переполнения первого счетчика, входом второго элемента задержки и с синхровходом регистра результата I контроля, входы которого подключены к выходам регистра сдвига, а выхо (Л ды соединены с входами первой группы блока сравнения, синхровход которого подключен к выходу второго элемента задержки и установочному входу регистра сдвига, выход соединен с управляющим входом стековой памяти, а входы второй группы подключены к выходам памяти эталонных результатов контроля, входы которого соединены с входами стековой памяти и подключены к выходам второго и третьего счетчиков.
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК (19): (И) (51)4 11 С 29 0
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВМ
ГОСУДАРСТВЕННЫЙ КОМИТЕТ .СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3718539/24-24 (22) 26.03.84 (46) 30. 11.85. Бюл. Ф 44 (72) Е.М.Тихомиров и К.Л.Абрамов (53) 681.327.6 (088.8 ) (56) Патент США - 3976864, кл. 233-153 АС,1976.
Авторское свидетельство СССР
Ф 777742, кл. 5 11 С 29/00,1980 ° (54)(57) устройство для контголя
ПОСТОЯННОЙ ПАМЯТИ, содержащее первый счетчик, вход которого соединен с выходом генератора синхроимпульсов, цом первого элемента задержки и является управляющим выходом устройства, а выходы являются лервыми адресными выходами устройства, регистр сдвига, информационный вход которого подключен к выходу сумматора по модулю два, тактовый вход соединен с выходом первого элемента задержки, а одни из выходов .. подключены к одним входам сумматора по модулю два, другой вход которого соединен с выходом коммутатора, информационные входы которого являются информационными входами устройства, а адресные входы подключены к выходам второго счетчика, о т л ич а ю щ е е с я тем, что, с целью повьппения достоверности контроля, в него введены третий счетчик, второй элемент задержки, регистр результатаконтроля, блок сравнения, память эталонных результатов контроля и стековая память, причем выход переполнения третьего счетчика подключен к входу второго счетчика, выходы являются вторым адресным выходом устройства, а вход соединен с выходом переполнения первого счетчика, входом второго элемента задержки и с синхровходом регистра.:результата контроля, входы которого подключены к выходам регистра сдвига, а выходы соединены с входами первой группы блока сравнения, синхровход которого подключен к выходу второго эле1 мента задержки и установочному входу регистра сдвига, выход соединен с управляющим входом стековой памяти, а входы второй группы подключены к выходам памяти эталонных результатов контроля, входы которого соединены с входами стековой памяти и подключены к выходам второго и третьего счетчиков.
1 1195392 2
Изобретение относится к вычис- микросхем, определя лительной технике и может быть приме- третьего счетчика 3 нено в контрольно-диагностической Начальное состоя аппаратуре для проверки и локали- чика 4 обеспечивает зации неисправностей постоянных входе сумматора 12 запоминающих устройств, через коммутатор 10
Целью изобретения является повы- вательности, каждый ление достоверности контроля. ветствует содержимо
На чертеже изображена структур- накопителя !7 в объ ная схема устройства для контроля !0 микросхем. Многочле постоянной памяти. эту последовательно
Устройство содержит генератор 1 гистром 11 сдвига с синхросигналов, первый 2, третий 3 ными связями через и второй 4 счетчики, память 5 эта- модулю два на харак лонньгх результатов контроля, стековую15 многочлен регистра память 6, первый 7 и второй 8 элемногочлен максималь менты задержки, блок 9 сравнения, соответствующий стр коммутатор 10, регистр 11 сдвига, связей. При этом по сумматор 12 по модулю два и регистр ной последовательно (хранения 13 результата контроля. 20 сдвига содержит дво
Объектом контроля является постоян- татка, который зало ная память 14, включающая группу ром 13 хранения рез элемечтов И 15, группу формировате- налу переполнения п лей 16, накопитель 17 и группу лоро- ка 2, после чего ре говых элементов 18. 25 сбрасывается в исхо
Память 5 эталонных результатов этим же сигналом, з контроля имеет организацию М разря" рым элементом 8 зад дов адреса, умноженных на М разрядов менно в блоке 9 сра данных, где М = с +f3, с — разряд- дит сравнение реаль ность третьего счетчика 3 выбора З0 кода остатка с кодо группы микросхем; 8 — разрядность остатка, хранящимся второго счетчика 4 выходных сигналов; лонных Результатов
M — разрядность сдвигового регист- сутствующим к этому ра 11. ни на его информаци
Информационная разрядность стеко- В случае несовп вой памяти 6 равна сумме разряднос- блок 9 сравнения вы тей третьего 3 и второго 4 счетчи- нал ошибки, по кото ков, а максимальная информационная памяти фиксируются емкость равна 2 х М. го 3 и второго 4 сч
Устройство работает следующим образом. . В исходном состоянии первый 2, третий 3 и второй 4 счетчики, и ре-.. гистр II сдвига сброшены, При запус- 5 ке устройства генератор 1 синхросигналов начинает генерировать им пульсы, которые стробируют элементы И I 5 q - 15, при этом на адресные входы накопителя 17 через формирователи 16> — 16 1„с выхода первого счетчика 2 поступают адреса, соответствующие выбору ячеек в группе . емой состоянием ние второго счетпоявление на по модулю два двоичной последобит которой соотму одного разряда еме одной группы н, описывающий сть, делится релинейными обратсумматор 12 по теристический сдвига (обычно ного периода), уктуре обратных окончании входсти регистр ll ичный код осминается регистультата по сигервого счетчигистр ll сдвига дное состояние адержанным втоержки. Одновревнения происхоно полученного м эталонного в памяти 5 этаконтроля и при-. моменту време онных входах. адения этих кодов рабатывает сигрому в стековой состояния третьеетчиков, т.е. адрес группы микросхем и разряд, где произошла ошибка.
Процесс получения реальных остат- . ков повторяется для всех групп . микросхем, выбранных новыми состояниями третьего счетчика 3, после переполнения которого происходит смена выбранного коммутатором 10 разряда накопителя 17. В стековой памяти 6 хранится вся информация о дефектных микросхемах накопителя, которая затеи обрабатывается 3ВМ или другим устройством отображения информации.!!95392
Составитель О.Исаев Редактор А.Лежнина Техред А.Бабинец Корректор Г.Решетник
Заказ 7418/55, Тираж 583 Подписное
ВНИИПИ Государственного комитета СССР по делам изобретений и открытий
113035, Москва, Ж-35, Раушская наб., д.4/5
Филиал ППП "Патент", г.ужгород, уо. Проектная, 4
