Аналого-цифровой преобразователь

 

1. АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ , содержащий первый, второй и третий запоминающие конденсаторы , усилитель, первый и второй блоки ключевых элементов, источник опорного напряжения, ключевой элемент ,, блок сравнения, блок управления , первый вход которого явлЯ- етс-я шиной .Запуск, первый выход подключен к управляиицему входу ключевого элемента, информационный вход которого подключен к первому выходу источника опорного напряжения, второй выход которого подключен к первому информационному входу первого блока ключевых элементов и первому выводу второго запомина (о1цего конденсатора, второй вывод которого подключен к выходу ключевого элемента и объединен с вторым информационным входом первого блока ключевых элементов, управляющий вход которого подключен к второму выходу блока управления, первый выход подключен к первому информационному входу второго блока ключевых элементов и первому выводу третьего запоминающего конденсатора, вто рой вывод которого подключен к второму выходу первого блока ключевых элементов и объединен с вторым информационным входом второго блока ключевых элементов, выход подключен к входу усилителя, который через первый запоминающий конденсатор подключен к -общей шине, выход усилит теля подключен к третьему информационному входу второго блока ключевых элементов и к входу блока срав (Л нения, о тличающийся тем, что, с целью повышения достоверности преобразования, введены регистр сдвига, блок контроля, счет-чик, аналоговый коммутатор, первый информационный вход которого является .аналоговой входной тиной устройства , второй информационный вход ф подключен к общей шине, выход подключен к входу усилителя, первый и второй управляющие входы подключены соответственно к третьему и четвертому выходам блока управления, пятый и шестой выходы которого подключены соответственно к первому и второму управляющим входам второго блока ключевых элементов, седьмой и восьмой выходы подключены соответственно к первому и второму управлякицим входам регистра сдвига, информационный вход которого объединен с вторым входом блока управления и подключен к выходу блока сравнения, п выходов регистра одни

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (1% (11) (51)4 Н 03 М 1/26

13 „,П

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMY СВИДЕТЕЛЬСТВУ (21) 3745021/24-.24 (22) 18.04.84 (46) 07 12.85. Бюл. У 45

И

° а

° °

ГОСУДАРСТВЕННЫЙ HOMHTFT СССР

Il0 ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPblTHA (72) А.П.Стахов, А.Д.Азаров, В.П.Волков и В.Я.Стейскал (53) 681. 325(088. 8) (56) Швецкий Б.И. Электронные цифровые приборы. Киев, Техника, 1981, с. 52.

Шляндин В.М. Цифровые электроизмерительные приборы. M.: Энергия, 1972, с. 189, .(54)(57) 1 АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ, содержащий первый, второй и третий запоминающие конденсаторы, усилитель, первый и второй блоки ключевых элементов, источник опорного напряжения, ключевой элемент,. блок сравнения, блок управления, первый вход которого явля-"

:ется шиной ."Запуск"., первый выход подключен к управляющему входу ключевого элемента, информационный вход которого подключен к первому выходу источника опорного напряжения, второй выход которого подключен к первому информационному входу первого блока ключевых элементов и первому выводу второго запоминающего конденсатора, второй вывод которого подключен к выходу клю" чевого элемента и объединен с вторым информационным входом первого блока ключевых элементов, управляющий вход .которого подключен к второму выходу блока управления, первый . выход подключен к первому информационному входу второго блока ключевых элементов и первому выводу третьего запоминающего конденсатора, вто» рой. вывод которого подключен к второму выходу первого блока ключевых эдементов и объединен с вторым информационным входом второго блока ключевых элементов, выход подключен к входу усилителя, который через первый запоминающий конденсатор подключен к общей шине, выход усили-, теля подключен к третьему информационному входу второго блока ключевых элементов и к входу блока сравнения, отличающийся тем, что, с целью, повышения достоверности преобразования, введены регистр сдвига, блок контроля, счетчик, ана логовый коммутатор, первый информационный вход которого является аналоговой входной шиной устройст. ва, второй информационный вход подключен к общей шине, выход подключен к входу усилителя, первый и . второй управляющие входы подключены соответственно к третьему и четвертому выходам блока управления, пятый и шестой выходы которого подключены соответственно к первому и второму управляющим входам второго блока ключевых элементов, седьмой и восьмой выходы подключены соответственно к первому и второму управляющим входам регистра сдвига, информационный вход которого объединен с вторым входом блока управления и подключен к выходу блока сравнения, и выходов регистра сдвиra, где n — количество разрядов преобразователя, являются выходными информационными шинами устройства, а первый, второй и третий выходы подключены соответственно к первому, второму и третьему входам блока контроля, выход которого является первой выходной контрольной шиной и подключен к третьему входу блока управления,-девятый и десятый выходы которого подключены соответственно к первому и второму входам счетчика, выход которого является второй выходной контрольной шиной устройства и подключен к четвертому входу блока управления, одиннадцатый выход которого является шиной "Конец преобразования". !

2. Преобразователь по и. 1, о тл и ч а ю шийся тем, что блок управления выполнен на постоянном запоминающем устройстве, регистре, генераторе тактовых импульсов, коммутаторе, дешифраторе, первом и втором счетчиках, мультиплексоре, первый, второй, третий и четвертый информационные входы которого являются соответственно первым, вторым, третьим и четвертым входами блока управления, пятый информационный вход подключен к выходу первого счетчика, шестой и седьмой информационные входы подключены соответственно к первому и второму выходам второго счетчика, выход подключен к управляющему входу коммутатора, первый, второй и третий чправляющие входы подключены соот1197079 ветственно к первому, второму и третьему выходам регистра, выходы с четвертого по четырнадцатый которого подключены к соответствующим информационным входам дешифратора, выходы с пятнадцатого по девятнадцатый подключены к соответствующим первым информационным входам коммутатора, выходы с двадцатого по двадцать четвертый подключены к соответствующим вторым информационным входам коммутатора, выходы которого подключены к соответствующим входам постоянного запоминающего устройства, выходы которого подключены к соответствующим информационным входам регистра, управляющий вход которого подключен к выходу генератора такто= вых импульсов, при этом первый и второй управляющие входы дешифратора подключены к шине нулевого потенциала, первый, второй, третий и четвертый выходы подключены соответственно к первому, второму, третьему и четвертому входам первого счетчика, пятый и шестой выходы подключены соответственно к первому и второму входам второго счетчика, седьмой, восьмой, девятый, десятый, одиннадцатый, двенадцатый, тринадцатый, четырнадцатый, пятнадцатый, шестнадцатый и семнадцатый выходы являются соответственно третьим, четвертым, пятым, шестым, первым, вторым; седьмым, восьмым, девятым, десятым и .одиннадцатым выходами блока управления, причем пятый вход первого счетчика объединен с четвертым входом мультиплексора.

Изобретение относится к вычислительной и цифровой измерительной технике и может быть использовано для преобразования аналоговых величин в цифровые.

Цель изобретения — повышение достоверности аналого-цифрового преобразования.

На фиг. 1 представлена структурная схема аналого-цифрового преобразователя, на фиг. 2 — функциональная схема блока контроля, на фиг. 3 и 4 — алгоритм работы аналогоцифрового преобразователя, на фиг.5— закодированный граф микропрограмм работы устройства; на фиг. б — функциональная схема блока управления на фиг. 7 и 8 — функциональные схемы первого и второго блоков ключевых элементов.

Аналого-цифровой преобразователь (фиг. 1) содержит аналоговую входную

7 ет суммированию эталонного уровня

U. и преобразуемого напряжения

Б в следующем такте преобразования,. а значение а = 1 — вычитанию эталон.:ного уровня U 1 и преобразуемого напряжения U . Полученное значение разрядного коэффициента а заносится в регистр 12 сдвига. На этом первый такт преобразования заканчивается.

На втором такте в соответствии с соотношением (2) формируется напряжение U< на первом запоминающем конденсаторе 3 с помощью усилителя 4,. запоминающего конденсатора 10, второго блока 11 ключевых элементов и блока 18 управдения. Но команде блока 18 управленря конденсатор 10 включается через второй блок 11 ключевых элементов в цепь обратной связи усилителя 4 таким образом, чтобы обеспечивалась подача напряжения

U обратной полярности на конденсатор 3. В результате на конденсато" ре 3 сформируется напряжение U< -=

= U — а, U ýò . Напряжение U с выхода усилйтеля 4 поступает на вход блока 5 сравнения. На вйходе блока 5 в соответствии с условием (2) формируется значение второго разрядного коэффициента а, которое записывается в регистр 12 сдвига.

Затем с помощью блока 18 управления, запоминающих конденсаторов 8 и 10, первого блока 9 ключевых элементов

- формируется второй эталонный уровень

Uîï

U = â€, . По команде блока 18 упР равления первый блок 9 ключевых элементов включает запоминающие конден-. саторы 8.и 10 параллельно. В результате происходит перераспределение заряда между конденсаторами 8 и 10 таким образом, что на них установится напряжение второго эталонного

ПОР уровня U,,. На этом второи

ОС р такт преобразования заканчивается.

В остальных (n - 2) тактах устройство работает аналогичным образом.

При этом для правильной работы

Устройства необходимо выполнение условия

197079

20 ности выходной характеристики проводится начиная, с (р + 2)-ro разряда. . Разряды с номерами меньшими р + 2 считаются "точными". Процедура

25 контроля заключается в (n — р—

1)-кратном кодировании эталонного вспомогательного сигнала А ., значение которого равно О. В процессе любого f-ro кодирования вспо30 могательный сигнал А т = О преобра» зуется в (р + I + .О-разрядный код путем последовательного сравнения и алгебраического суммирования его с набором из р + 1 + 1 эталонных уровней. Признаком наличия откло; нений весов разрядов преобразователя является нарушение соотношения (1), что приводит к появлению в процессе кодирования запрещенных

40 кодов комбинаций. Разр шенными, например, для кода "золотой" 1 пропорции, являются кодовые комбина- . ции, состоящие из триад разрядов вида 111 или 1 1 1. Невыполнение указанного условия- в процессе f"-го кодирования является признаком то го, что погрешность преобразования превысила заданную величину. В каждом. следующем кодировании число эталонных уровней, участвующих в преобразовании, увеличивается на единицу.

СЗ = 010

010 = С8 (ec - 1)

Г (4) Пример преобразования входной аналоговой величины А„. = 10 в 6разрядный код "золотой" L пропорции приведен в табл. 1.

Погрешность линейности устройства зависит от смещения нуля усилителя 4 и блока 5 сравнения, точ- ности выполнения условия (4). Указанные составляющие меняются с течением времени и под воздействием условий внешней среды, что приводит к увеличению погрешности линейности. Последнее обстоятельство эквивалентно формированию эталонных уровней U 1 с некоторыми отклонениями. При этом значения абсолютных погрешностей для старших раз рядов будет. большими,а для младших— малыми. В процессе метрологического контроля определяется граница между "точными" и "неточными" разрядами. Иетрологический.контроль линейВ режиме метрологического. контроля устройство работает следующим образом.

По команде блока,18 управления запоминающий конденсатор 8 заряжается через ключевой элемент 7 от ис.-точника 6 опорного напряжения до

1197079

10 напряжения U,,= U „ . Затем с помощью блоков 9 и 11 ключевых элементов, усилителя 4, запоминающих конденсаторов 8, 10 и 3 и блока 18 управления формируется (и-р-2)-й р этанонньй уровень U эта.р-э g ".Р-

Процесс формирования эталонного уровня Пэ д заключается в следующем. По команде блока 18 управления первый блок 9 ключевых элементов включает конденсаторы 8 и 10 параллельно. В результате, на них

Поп установится напряжение U

3ат ем втор ой блок . 1 1 ключевых элементов включает .конденсатор 10 в цепь обратной связи усилителя 4. Заряд конденсатора 10 полностью пере-. дается на запоминающий конденсатор

3. После этого первый блок 9 ключе- . вых элементов снова-включает конденсаторы 8 и 10 параллельно. В результате, на них установится напряжение

Uoп

Указанная процедура повэ з l

Р торяется (n-p-3) раз, . пока íà sanoминающем конденсаторе 10 не установится напряжение (и-р-2)-го эталонUîï ного уровня 3 1 „,. = „ -, . ЗакР

I тем по команде блока 18 управления на запоминающий конденсатор 3 через второй вход аналогового коммутатора

2 подается эталонный вспомогательный сигнал А = О. В результате, конденсатор 3 заряжается до напряжения 01 = О. Блок !8 управления генерирует набор команд, обеспечивающих преобразование U1 в .(р+2)-разрядный код способом, описанным выше.

Полученный в результате преобразования код анализируется блоком 14 контроля, который реализует логическую функцию Х (а;). При параметре кода "золотой пропорции р = 1 укаэанная функция имеет вид

Функция Й (а;) принимает значе1 I 11

1 ние 1 только на разрешенных набо.рах аргументов вида 1 1 T или 1 1 1.

Блок 14 контроля по мере формирования разрядов выходного кода в сдвиговом регистре 12 каждые три такта опрашивается блоком 18 управления, выходной сигнал блока 14 f,(а, ) Ф 1 соответствует сигналу "расстройка" преобразования, Так как аргументаи функции f„(a ) являются три переменных, то число п контролируемых разрядов выходного кода, форми5. руемогр в режиме. контроля, должно быть кратно трем n = Çi. Погрешность квантования данного класса аналого-цифровых преобразователей составляет +1 младшего разряда, что позволяет проводить метрологический контроль с точностью +1 младший квант. Поэтому, если число тактов преобразования соответствует разрядности выходного кода n =

15 = Çi + 1, то сигнал контроля формируется в результате анализа n< =

= 3i старших разрядов кода без учета значения младшего разряда.

° °

Если число тактов преобразования

20 соответствует разрядности выходного кода n k = Çi. + 3, то сигнал контроля формируется в результате анализа

n < = 3i + 3 разрядов кода, значение младшего (Çi + 3)-го разряда кото25 рой повторяет значение (3i + 2)-ro разряда, полученного на последнем такте кодирования. На этом процедура контроля (р + 2)-го разряда заканчивается.

30 Контроль (р + 3)-го разряда преобразователя начинается с формирования (п-р+3)-ro эталонного уровня акоп

U „ — „. Затем вспомогатель-! „ "Р м"

35 ный аналоговый сигнал А ; О преобразуется в (р +. 3)-разрядный кодр который анализируется блоком 14 контроля. Контроль остальных разрядов преобразователя производится

4О аналогичным образом. Номер контролируемого разряда фиксируется счетчиком 16. Если в процессе контроля

f-ro разряда блок 14 контроля сформирует сигнал "Расстройка" преобра45 зователя, на выходе счетчика 16 зафиксируется число n = 1. †. 1 досто9 верных разрядов.аналого-цифрового преобразователя, обеспечивающих в процессе кодирования заданную пог50 решность линейности.

Пример контроля 6-ro разряда аналого-цифрового преобразователя в кодах "золотой" пропорции при условии, что вес 6-ro разряда имеет

55 значение 9,4 вместо 11,0, блок 14 логйческих элементов анализирует триаду разрядов блока 12 с номерами 1», 2, 3, приведен в табл. 2.

Результат опроса блока 14 конт,роля на шестом такте преобразования. показал, что в регистре 12 сдвига сформировалась запрещенная кодовая комбинация. Достовернымй являются и =5 младшихразрядов преобразователя.

Блок 18 управления реализован в виде управляющего автомата с программируемой логикой. Алгоритм работы управляющего автомата приведен на 10 фиг. 3 и 4, где: CT, — счетчик пересчета на три состояния (блок 52 на фиг. 6), СТт — счетчик тактов, разрядность которого равна m =

log 11 (блок 51 на фин. 6) положе- 15 ние ключа Ki: = П1 соответствует замкнутому состоянию ключа, положение А .= П1 соответствует

1 коммутации на выходе аналогового коммутатора 2 входной преобразуемой 20 величины, положение А „: = П2 соответствует коммутации на выход аналогового коммутатора 2 нулевого вспомогательного сигнала, 1 — условие, определяющее режим 25 работы устройства: преобразование (О) или контроль (1), 2 — установка в начальное состояние регистра сдвига Р 12 и счетчика

51 тактов СТт, заряд запоминающих З0 конденсаторов 8 и 10 от источника опорного напряжения 6 через ключевой элемент 7 и ключи К1. 1 и К1.2 первого блока 9 ключевых элементов, коммутация на выход аналогового коммутатора 2 входного преобразуемо35 го сигнала, 3 — запись в регистр 12 сдвига значения старшего разряда выходного кода, II

4 — проверка условия Конец преобразования";

5 — условие, определяющее полярность преобразуемого напряжения, 6,7 — счетчик 51 тактов СТ уве45 личивает свое состояние на единицу, в зависимости от условия 5 запоминающий конденсатор 10 соответствующими обкладками включается через ключи К2.1, К2.2, или К3.1, К3.2 блока 11 ключевых элементов в цепь

50 обратной связи усилителя 4;

8 — запись в регистр 12 сдвига значения i-ro разряда выходного кода, формирование i-ro эталонного уровня U3,.;;

Ф

9 — установка в начальное состоя ние регистров 12 сдвига, счетчика

1197079 12

51 тактов СТ„ и счетчика 16 достовернык разрядов преобразователя, 10 — условие окончания контроля, 11 — формирование первого эталонного уровня U 1» 1

12 — условие формирования i-ro эталонного уровня U ., соответствую1 щего i-му контролируемому разряду;

13 — разряд запоминающего конденсатора 1О;

14 — счетчик 51 тактов СТ увеличивает свое состояние на единицу, формирование следующего эталонного уровня, 15 — счетчик 51 тактов СТ принит мает значение счетчика 16, установка в начальное состояние счетчика 52 пересчета на три СТ,, коммутация на выход аналогового коммутатора 2 нулевого вспомогательного сигнала, 16 — запись в регистр 12 сдвига значения старшего разряда выходного кода, 17 — проверка услбвия "Конец преобразования", 18 — условие, определяющее полярность преобразуемого напряжения, 19-20 — счетчик 51 тактов СТТ увеличивает свое состояние на единицу в зависимости от условия 18 запоминающий конденсатор 10 соответствующими обкладками включается в цепь обратной связи усилителя 4, 2 1 — запись в регистр 12 сдвига значения i-ro разряда выходного

;кода, счетчик 52 пересчета на три

СТ, увеличивает свое состояние на единицу, 22 — если в регистре 12 сдвига сформировались очередные три разряда выходногокода,то аналиэируетсявыходной сигналблока 14контроля;

23 — условие правильного преобразования, 24 — если число разрядов выходно го кода равно 3i + 2, то формируется (3i + 3)-й разряд путем сдвига на один разряд кода в регистре 12, 25 — установка регистра 12 сдвига в нулевое состояние, счетчик 16 достоверных разрядов преобразователя увеличивает свое состояние на единицу, 26 — счетчик 51 тактов СТ принимает значение счетчика 16 процеду. ра контроля продолжается, пока не будут проконтролированы все разряды преобразователя.

1197079

Таблица 1

Аналоговый

Регистр сдвига

Такт а

Веса разрядов

1,0 1,6 2,6 4,2 6,8 11,0

1 10 1 11,0 10-11,0=1,0

2 -1,0 1 6,8 -10+6,8=5,8

1 1

0,6

2,0

3 5,8 1 4,2 5,8-4,2=1,6

4 1,6 1 2,6 1,6-2,6=1,0

1 1

4,2

1 1

5,8

1 1 1

10,4

Таблица 2

Регистр сдвига

Такт

Е,(а;) U =U —.а, U т! i 1 9Т1

U; а;

Ак

5 6

3 4

2,6 4,2

6,8 11,0

1,0 1,6 контроля 1 0 1 9,4 0-9,4=9,4

1 1

2 -9,4 1 6,8 -9,4+6,8=

=-2,6

1 1 1

3 -2,6 1 4,2 -2,6+4,2=

=-1,6

4 1,6 1 2,6 1,6-2,6=-1,0

1 1 1 1

1 1 1 1

5 — 1,0 1 1,6 -1,0+1,6=

= 0,6

1 1 1 1

1 1 2,0 0

6 0,6 1 1,0 0,6-1,0=-0,4

„1 5 -10 1 16

6 0,6 1 1

-1,0+ 1, 6=0, 6

0,6-1=-0,4

1 1 1 1 1

1,0 0

0,6 0

1,0 0

0,6 0 эквивалент

Ак

Результат onроса блока

1 l97079

1197079

1197079

1197079

lI97079

1197079

Олок 9клаче5ых злеменичоб

Фиг. 7

Составитель В,Першиков

Редактор Г.Волкова Техред А.Ач Корректор И.Муска

Заказ 757о/58 Тираж 871 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5 филиал ППП "Патент", r. Ужгород, ул. Проектная, 4