Устройство для контроля микросхем

 

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

„„SU„„1198523 А g 4 G 06 F 11/00

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ ", l3

Н ABTOPCHOIVIY СВИДЕТЕЛЬСТВУ (21) 3755425/24-24 (22) 14.06.84 (46) 15.12.85. Бюл. В 46 (72) А.В.Смирнов, Д.Калдыбаев и И.А.тультаев (53) 681.3 (088.8) (56) Испытатель интегральных схем

Л2-41. Паспорт 2.746.003ПС, Изд. В-8603, Минск.

Авторское свидетельство СССР

Ф 648981, кл.G 06 F 11/00, .1979. (54)(57) 1.устРойство для контРоля

МИКРОСХЕМ, содержащее два индикатора и блок сравнения, причем первая и вторая группы входов блока сравнения объединены соответственно с группами входов первого и второго индикаторов, о т л и ч а ю щ е ес я тем, что, с целью повышения быстродействия устройства, в него введены коммутатор, три регистра, блок .считывания с перфоленты, два блока элементов И и блок синхронизации, причем первая н вторая группы входов блока сравнения соединены соответственно с группами выходов первого и второго блоков элементов

И, а выход блока сравнения соединен с входом запуска блока синхронизации, выходы "Старт" и "Стоп" которого соединены соответственно с входами "Старт" и "Стоп" блока считывания с перфоленты, группа информационных выходов которого соединена с группами информационных входов регистров, выход синхросигнала блока считывания с перфоленты соединен с входом синхросигнала блока синхронизации, выход сброса которого соединен с входами сброса регистров, группы выходов первого и второго регистров соединены соответственно с первой и второй группами входом коммутатора, первая и вторая группы выходов которого соединены соответственно с группой входов-выходов проверяемой микросхемы и группой информационных входов первого блока элементов И, группа входов второго блока элементов И соединена с группой выходов третьего регистра, входы записи первого, второго и третьего регистров соединены соответственно с первым, вторым и третьим выходами блока синхронизации, вход начального запуска которого является входом запуска устройства, четвертый выход блока синхронизации соединен с управляющими входами первого и второго блоков, элементов И.

2. Устройство по п.1, о т л и— ч а ю щ е е с я тем, что блок синхронизации содержит дешифратор, счетчик, триггер, три элемента задержки, три элемента ИЛИ, элемент И, элемент НЕ, пятнадцать одновибрато. ров, три усилителя, причем первый и второй входы первого элемента ИЛИ являются соответственно входами сигнала сравнения и запуска блока синхронизации, выход первого элемента

ИПИ соединен с входами первого элемента задержки, первого усилителя и с входом установки в "0" счетчика, выходы которого соединены с соответствующими входами дешифратора и с соответствующими входами с первого по.четвертый одновибраторов, выходы!

198 которых соединены с входами второго элемента ИЛИ, выход которого соединен с входом второго элемента задержки, выход которого соединен с первым входом третьего элемента ИЛИ, выход которого соединен с первым входом элемента И, выход которого соединен с единичным входом второго триггера, прямой выход которого соединен с входом второго усилителя, вход синхронизации счетчика соединен свыхоцам пятого одновибратора, вход которого объединен с входом третье-. го усилителя и подключен к инверсному выходу триггера, нулевой вход которого является входом синхросигнала блока синхронизации, выходы первого, второго и третьего усилите523 лей являются соответственно выходами "Сброс", "Старт" и "Стоп" блока синхронизации, с первого по десятый выходы дешифратора соединены соответственно с входами с шестого по 1 пятнадцатый одновибраторов, выходы которых являются выходами записи . блока синхронизации, одиннадцатый выход дешифратора.соединен с входом элемента НЕ и с входом третьего элемента задержки, выход которого является выходом разрешения сравнения блока синхронизации, выход элемента НЕ и выход первого элемента задержки соединены соответственно с вторыми входами элемента И и третьего элемента

ИЛИ.

Изобретение относится к цифровой вычислительной технике и может быть использовано для контроля элементов цифровых вычислительных машин.

Цель изобретения — повьппение быстродействия устройства.

На. фиг.l изображено данное устройство; на фиг,2 — блок синхронизации; на фиг.3 — - коммутатор.

Устройство для контроля микросхем (фиг.1 ) содержит блок 1 считывания с перфоленты, блок 2 сравнения, индикаторы 3 и 4, блоки 5 и 6 элементов И, коммутатор 7, регистры

8,9 и 10, блок 11 синхронизации, кроме того, на фиг.l изображена проверяемая микросхема 12.

Блок синхронизации (фиг.2 1 содержит элементы ИЛИ 13-15, элементы задержки 16-18, элемент И 19, усилители 20-22, триггер 23, счетчик

24, дешифратор 25, одновибраторы 2640, элемент НЕ 41.

Коммутатор (фиг.3 ) содержит группу реле 42.

Устройство работает следующим образом.

При поступлении на вход устройства сигнала "Начальный запуск" блок

11 синхронизации вырабатывает сигнал сброса, по которому производится обнуление регистров. По оконча2 нии сигнала сброса блок 11 синхро11 11 низации вырабатывает сигнал Старт которым разрешается считывание первого байта информации с перфоленты.

5 По окончании считывания первого байта блок 1 считывания с перфоленты вырабатывает синхросигнал, по которому блок 11 синхронизации выдает. на блок 1 считывания с перфоленты сигнал "Стоп", запрещающий движение перфоленты, и сигнал записи на регистр 8, по которому производится запись первого байта в регистр 8, после чего аналогично производится

15 считывание остальных байтов информации. Информация, записанная в регистре 8, определяет назначение каж- . дого вывода контролируемой микросхемы 12.

20 Для каждого вывода микросхемы. считывается три разряда, при этом при наличии "1" в первом разряде данный вывод является точкой под.ключения питания, при "1" во втором разряде — входом микросхемы, при

"1" в третьем — выходом микросхемы.

Коммутатор 7 по сигналам от регистра 8 подсоединяет выводы прове-. ряемой микросхемы согласно их назнаЗО чению к шине питания, к регистру

10, если данный вывод микросхемы является входом, или к блоку 5 элез ll ментов И, если данный вывод. микросхемы является выходом.

При поступлении на вход записи регистра 10 сигнала из блока 11 синхронизации в регистр 10 записываются байты информации, которые содержат в себе комбинацию входных сигналов первой проверки данной микросхемы.

При поступлении на вход записи регистра 9 сигнала из блока 11 синхронизации в регистр 9 записываются байты информации, которые являются комбинацией выходных сигналов первой проверки.

По сигналу С4 от блока 11 синхронизации производится коммутация выходов блока 7 подключения к про. веряемой микросхеме и регистра 9 через блоки 5 и 6 элементов И по

98523 4

1 входам блока 2 сравнения для сравнения выходных сигналов проверяемой .микросхемы с эталонными сигналами.

В случае сравнения блок 2 сравнения вьщает в блок 11 синхронизации сигнал, по которому последний начинает вырабатывать сигналы для проведения следующей проверки испы— туемой микросхемы, при этом сигналы

10 вырабатываются блоком 11 синхронизации в той же последовательности, . что и в предыдущем цикле.

При несравнении блок 2 сравнения не вьщает в блок 11 синхронизации

1$ сигнал о сравнении, в связи с чем проверка прекращается. Оператор визуально с помощью индикаторов 3 и 4 анализирует ошибку. Окончание . всех проверок регистрируется операто20 ром визуально, по окончании перфоленты.

) 198523

Фиг. 2

К проверяемой мимроехеие

Жиюа лчге

М,t

° е °

Ядр рр у дррц fg К / gag

nugae ma

Ôèã. 3

ВНИИПИ Заказ 7722/48 ТиРаж 709 Подписное

Филиал ППП "Патент", r.Óæãîpîä, ул,Проектная, 4