Устройство для вычисления контрольного элемента

 

. СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (19) (11) (Ю 4 G 06 F ll

{21) 3757665/24-24 (22) 29.06.84 (46) 15.12,85. Бюл. № 46 (72) Л.M.Ïaðîíÿí и К.А.Мартиросян (53) 681.3 (088.8 ) (56) Самойленко С.И. Биноидные коды и их произведения.-Сб. Кодирование ,в сложных системах.М.: Наука, 1974, с. 44-49.

Авторское свидетельство СССР № 1101826, кл. 6 06 F 11/08,1983.

Авторское свидетельство СССР № 503243, кл. G 06 Г 11/08,1974. (54) (57) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ

КОНТРОЛЬНОГО ЭЛЕМЕНТА, содержащее сумматор и первый регистр, причем выход суммы сумматора соединен с информационным входом первого регистра, о т л и ч а ю щ е е с я тем, что, с целью сокращения оборудования,:устройство содержит второи регистр, счетчик, три группы элементов И, группу элементов ИЛИ и формирователь управляющих сигналов, включающий элементы задержки,.причем входы первого слагаемого сумматора соединены с выходами соответствующих элементов ИЛИ группы, первые и вторые входы которых соединены с выходами соответствующих элементов И первой и второй групп соответственно, первые входы элементов И первой группы являются информационными входами устройства, выход суммы сумматора соединен с информационньк входом второго регистра, выходы которого соединены с первыми входами соответствующих элементов И второй группы и первыми входами соответствующих элементов

И третьей группы, выходы которых являются информационными выходами устройства, выходы первого регист ра соединены с соответствующими входами второго слагаемого сумматора, вход первого элемента задержки формирователя управляющих сигналов является тактовым входом устройства, в формирователе управляющих сигналов выход первого элемента задержки соединен с входом второго элемента задержки, выход которого соединен с входом третьего элемента задержки, выход которого соединен с входом четвертого элемента задержки, вторые входы элементов И первой группы объединены и подключены к выходу первого элемента задержки формирователя управляющих сигналов, вход записи первого регистра соединен с выходом второго элемента задержки формирователя уп. равляющих сигналов, вторые входы элементов И второй группы объединены и подключены к выходу третьего элемента задержки формирователя управляющих сигналов, вход записи второго регистра соединен с выходом четвертого элемента задержки и входом пятого элемента задержки формирователя управляющих сигналов, выход пятого элемента задержки фор.мирователя управляющих сигналов соединен со счетным входом счетчика, выход переполнения которого соединен с вторыми входами всех элементов И третьей группы и через шестой . элемент задержки формирователя управляющих сигналов соединен с установочнъ ми входами первого и второго регистров и счетчика.

1198524

Изобретение относится к вычислительной технике и может быть использовано в системе передачи и обработки информации.

Цель изобретения — сокращение оборудования.

На чертеже изображено устройство для вычисления контрольного элемента.

Устройство содержит, группу 1 элементов ИЛИ, сумматор 2, регистры 3,4, группы 5 — 7 элементов И, . информационные входы 8 устройства, тактовый вход 9 устройства, счетчик

10, формирователь 11 управляющих сигналов, элементы 12-17 задержки.

Устройство для вычисления контрольного элемента работает "ледующим образом.

Вычисление контрольного элемента базируется на теории кодирования биноидных кодов. Контрольный элемент для информационного блока длины информационных элементов e.(длина информационного элемента д разрядов ) вычисляется по правилу

Ь„= ((М -1) а,+(М -2) а +.. ° 2а„„+

+ az)mod М, где М = 2 "о

Эту сумму sa % тактов суммирования можно получить с помощью двух регистров накопления сума, работающих поочередно с одним сумматором, т.е. вначале осуществляется суммирование и запись результате в первый регистр, а потом суммирование и запись результата во второй регистр.

На первом регистре при этом последовательно формируются числа:

Ь, = а,mod М;

bг — (а„+ az) mod М

Ь„ = (а,+а +...+а„) цос1 М.

На втором регистре формируются числа:

Ь = Ь„ Ь )=(2а„+и )mо1й у к (4 Й -. 1=((" ) (М 21 +,+ol )mod Й

Для обеспечения высокой обнаруживающей способности необходимо, чтобы М было простым числом. Перед началом работы устройство устанавливается в исходное положение — счетчик 10 и регистры 3 и 4 находятся

1О в нулевом .состоянии.

Информационные элементы поступают поочередно на информационные . входы 8 устройства. По поступлении сигнала на тактовый вход 9 уст11 ройства сигналы с выходов элементов задержки формирователя 11 управляющих сигналов разрешают прохождение информации через элементы И первой группы 5 и элементы ИЛИ группы 1 на входы первого слагаемого сумматора 2 и записывают результат сложения информации с содержимым первого регистра 3 на регистр 3.

25 Затем по сигналам формирователя

11 управляющих сигналов на входы первого слагаемого сумматора 2 поступает через элементы И второй группы б содержимое второго регистра 4, н сумма содержимого первого н второго регистров 3 и 4 записывается на второй регистр 4. После этого к содержимому счетчика 10 добавляется единица.

По окончании суммирования всех элементов информационного блока на втором регистре 4 образуется контрольный элемент и сигнал переполнения счетчика 10 пропускает контрольньй элемент через элементы И третьей группы 7 на информационные выходы устройства. После этого сигнал с выхода элемента 17 за держки устанавливает в нулевое сос4 тояние регистры 3 и 4 и счетчик 10.

Устройство готово к вычислению ново-. го контрольного элемента.

l 198524

Составитель В.Гречнев

Редактор М.Демчик . Техред О.Неце Корректор В.Бутяга

Заказ 7722/48 Тираж 709 Подписное

ВНИИПИ Государственного комитета СССР но делам изобретений и открытий

ll3035, Москва, Ж-35, Раушская наб, д.4/5

Филиал ППП "Патент", г.Ужгород, ул. Проектная, 4

Устройство для вычисления контрольного элемента Устройство для вычисления контрольного элемента Устройство для вычисления контрольного элемента 

 

Похожие патенты:

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в вычислительных машинах и устройствах, функционирующих в системе остаточных классов

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в вычислительных структурах для контроля достоверности выполнения арифметических операций

Изобретение относится к вычислительной технике и может быть использовано в модулярных нейрокомпьютерных системах

Изобретение относится к вычислительной технике и может быть использовано в комбинационных устройствах, а также устройствах хранения и передачи информации

Изобретение относится к вычислительной технике и может быть использовано в комбинационных устройствах, а также устройствах хранения и передачи информации

Изобретение относится к вычислительной технике и может быть использовано в комбинационных устройствах, а также устройствах хранения и передачи информации

Изобретение относится к вычислительной технике и может быть использовано в комбинационных устройствах, а также устройствах хранения и передачи информации

Изобретение относится к вычислительной технике и может быть использовано в комбинационных устройствах, а также устройствах хранения и передачи информации
Наверх