Устройство управления шаговым режимом микропроцессора

 

УСТРОЙСТВО УПРАВЛЕНИЯ ШАГОВЬМ РЕЖИМОМ МИКРОПРОЦЕССОРА, содержащее два триггера и одновибратор , причем вход запуска устрой ства подключен к входу установки в первого триггера, выход которого ч рез одновибратор подключен к входу установки в 1 второго триггера, отличающееся тем, что, с целью повышения достоверности функционирования, в него введены элемент 2И-Ш1И, элемент И-НЕ, причем первый и второй входы и выход элемента И-НЕ подключены соответственно к входу запуска устройства, к входу тактовых импульсов устройства и к входу установки в О первого триггера, информационный вход, синхровход, вход установки в О и выход, второго триггера подключены соответственно к входу логического нуля устройства, входу признака нат чала выполнения команды микропроцессора устройства, входу начальной установки устройства и к первому входу первой группы входов элемента 2И-ИЛИ, первый вход второй группы входов которого подключен к входу признака режима работы устройства , вторые входы первой и второй . группы входов элемента 2И-Ш1И подключены к входу признака разрешения пуска устройства, а выход элемента 2И-ИЛИ подключен к выходу пуска команд микропроцессора устройства .

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (1% (111 „

cso4 С 06 F 9/00

ОПИСАНИЕ ИЗОБРЕТЕНИ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬЛ ИЙ (21) 3632466/24-24 (22) 04.08.83 (46) 23. 12.85. Вюл.9 47 (7 2) И.Ю. Алексеев, . В.И. Дроздов и

В..П.Обликов (53) 681.32(088.8) (56) Алексенко А.Г. и др. Проектирование радиоэлектронной аппаратуры на микропроцессорах.М.: Радио и связь, с.145.

Семенов П.А. и др. Разработка и программирование микропроцессорных устройств и систем. М.: МИФИ, 1982, с.52. (54)(57) УСТРОЙСТВО УПРАВЛЕНИЯ ШАГОВЪ|М РЕЖИМОМ МИКРОПРОЦЕССОРА, содержащее два триггера и одновибратор причем вход запуска устрой

У

НгlI ства подключен к входу установки в первого триггера, выход которого через одновибратор подключен к входу установки в "1" второго триггера, о т л и ч а ю щ е е с я тем, что, с целью повышения достоверности функционирования, в него введены элемент 2И-ИЛИ, элемент И-НЕ, причем первый и второй входы и выход элемента И-НЕ подключены соответственно к входу запуска устройства, .к входу тактовых импульсов устройства и к входу установки в "О" первого триггера, информационный вход, 11 It синхровход, вход установки в О и выход . второго триггера подключены соответственно к входу логического нуля устройства, входу признака на-. чала выполнения команды микропроцессора устройства, входу начальной установки устройства и к первому входу первой группы входов элемента 2И-ИЛИ, первый вход второй В группы входов которого подключен к входу признака режима работы устройства, вторые входы первой и второй группы входов элемента 2И-ИЛИподключены к входу признака разрешения пуска устройства, а выход элемента 2И-ИЛИ подключен к выходу пуска команд микропроцессора устройства.

Составитель М.Силин

Техред А.Кикемезей

Корректор И.Муска

Редактор С.Саенко

Тираж 709

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб,, д. 4/5

Заказ 7868/54

Подписное

Филиал ППП "Патент", r.Ужгород, ул. Проектная, 4

Ф 12002

Изобретение относится к вычислительной технике и предназначено для управления работой микропроцессора

-К580 ИК80А в пошаговом режиме.

Цель изобретения — повышение досто- g верности функционирования.

На чертеже изображена функциональная схема предлагаемого устройства.

Устройство содержит элемент И-НЕ 1, 10 первый триггер 2, одновибратор 3, второй триггер 4, элемент 2И-ИЛИ 5, входы 6 — 11 соответственно запус ка, тактовых импульсов, признака на° Ф чала выполнения команды микропроцессора, начальной установки, признака разрешения пуска команд, признака режима работы устройства,. выход 12 пуска команды микропроцессора.

Устройство работает следующим образом.

Сигналом начальной установки с входа 9 триггер 4 устанавливается в "0". Сигнал с выхода 12 устройства подается на вход готовности микропроцессора. Если на выходе

12 устройства присутствует логическая "1", то микропроцессор -(МП) выполняет очередную команду. 30

Признак разрешения пуска команд, поступающий с входа 10 устройства, используется для блокировки рабо70 2 ты MII. Если он равен нулю, то на выходе 12 устройства — логический

"0". MII находится в состоянии ожидания прихода сигнала готовности.

При нулевом значении режима, что соответствует пошаговому режиму управления MII, на выход 12 проходит сигнал с выхода триггера 4.

На вход 6 устройства подается импульс логической "1". При поступлении очередного тактового импульса (частота импульсов совпадает с частотой синхроимпульсов МП) триггер 2 переключается в состояние логического "0" и единичный сигнал с инверсного выхода триггера 2 запускает одновибратор 3. Импульс с выхода одновибратора 3 устанавливает.в "1 триггер 4. Сигнал с выхода триггера 4 проходит через элемент 2И-ИЛИ на выход 12 устройства и вызывает выполнение очередной команды МП.

Перед началом выполнения следующей команды МП вырабатывает импульс синхронизации, который поступает на вход 8 устройства и сбрасывает триггер 4. Сигнал равен логическому "0".

Очередная команда МП выполняется при появлении очередного импульса на входе 6. При единичном значении на входе 11 на выходе 12 установлена логическая "1" и MII выполняет команды в автоматическом режиме.