Программное задающее устройство

 

Изобретение относится к средствам программного регулирования технологических параметров и .может быть использовано в системах управления процессами получения монокристаллов и термической обработки металлов . Устройство содержит блок задания программы, блок памяти, вычитатель, первьш сумматор, блок сравнения, умножитель, второй сумматор , цифроаналоговый преобразователь , блок сравнения,, блок управления , источник постоянного тока. Введение первого и второго сумматоров, умножителя, источника постоянного тока позволяет повысить надежность устройства при воздействии импульсных помех и аварийных отключениях питания . 5 ил. СП

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (19) (11) (51) 4. С 05 В 19/405

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

H exorCsovv Ca pexw Cxav

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3716229/24-24 (22) 05,01.84 (46) 07.01.86. Бюл. 9 1 (71) Всесоюзный научно-исследовательский институт научного приборостроения Ленинградского научнопроизводственного объединения "Буревестник" (72) Н.M.Ãîí÷àðoâ, Г.В.Каллиопин, В.Н.Пенькин, В.В.Платонов, Г.В.Рог и И,В.Черных (53) 621 ° 503.55(088.8) (56) Авторское свидетельство СССР

Ф 855610, кл. G 05 В 19/02, 1979.

Авторское свидетельство СССР

Ф 879560, кл. С 05 В 19/405, 1980. (54) ПРОГРАММНОЕ ЗАДА)О(ЦЕЕ УСТРОЙСТВО (57) Изобретение относится к средствам программного регулирования технологических параметров и может быть использовано в системах управления процессами получения монокристаллов и термической обработки металлов. Устройство содержит блок задания программы, блок памяти, вычитатель, первый сумматор, блок сравнения, умножитель, второй сумматор, цифроаналоговый преобразователь, блок сравнения, блок управления, источник постоянного тока. Введение первого и второго сумматоров, умножителя, источника постоянного тока позволяет повысить надежность устройства при воздействии импульсных ® помех и аварийных отключениях питания. 5 ил.

1203486

4

Ф

51:

Изобретение относится к средствам программного регулирования технологическими параметрами и может быть использовано, ° например, в системах управления процессами получения монокристаллов и термической обработки металлов.

Цель изобретения — повышение надежности устройства при воздействии импульсных помех и аварийных отключениях питания.

На фиг. 1 дана блок-схема устройства; на фиг. 2 — функциональная схема блока задания программ, на фиг, 3 — функциональная схема таймера; на фиг. 4 — блок-схема алгоритма блока управления; на фиг. 5 временная диаграмма функционирования блока управления.

Устройство содержит блок 1 задания программы, блок 2 памяти, вычитатель 3, первый сумматор 4, блок

5 сравнения, умножитель 6, второй сумматор 7, цифроаналоговый преобразователь 8, таймер 9, блок 10 управления, источник 11 постоянного тока.

Блок 1 задания программ содержит клавиатуру 12, первый счетчик 13 импульсов, мультиплексор 14, буфер ный регистр 15, первый генератор

16 импульсов. Таймер 9 содержит второй счетчик 17 импульсов, второй генератор 18 импульсов.

Устройство работает следующим образом.

Перед началом работы программного задающего устройства оператор вводит технологическую программу через блок 1 задания программ, которая запоминается в блоке 2 памяти. Технологическая программа представляет собой заданную кусочнолинейную зависимость регулируемого параметра от времени, Технологическая программа задается в координатах уровень-время и характеризуется параметрами участков ее составляющих. Для участков подъема и снижения указывается величина интерва" ла времени (скорость), знак изменения и уровень которого должен достигнуть выходной сигнал устройства к концу участка. Для участков выдержки указывается длительность интервала выдержки, а уровень сохра- няется равным достигнутому на предыдущем участке.

ЗО

При вводе оператором технологической программы данные о параметрах участков с выхода блока 1 задания программ поступают на информационный вход блока 2 памяти. Одновременно с управляющего выхода блока 1 задания программ поступает команда на блок 10 управления. По этой. команде блок 10 управления формирует на адресном выходе код адреса и сигнал записи. По сигналу записи в блоке 2 памяти осуществляется запись данных с информационного входа по адресу на адресном входе.

Реализация технологической программы начинается после подачи на таймер 9 команды запуска, По команде запуска таймер 9 начинает отсчет времени от начала реализации технологической программы, причем его функционирование не может быть нарушено иначе, чем повторным запуском технологической программы, т.е. сознательным действием оператора.

Для определения величины выходного сигнала программного задающего устройства осуществляется определенная последовательность работа вхо,дящих в него блоков.

На первом этапе определяется но.мер текущего участка и вычисляется текущее время этого участка. Для этого с помощью вычитателя 3 опре1 деляется разность между содержимым таймера 9 и первоначальным (нулевым) содержанием сумматора 4. Содержимое

:таймера 9 — уменьшаемое, содержимое сумматора 4 — вычитаемое.

Затем иэ блока 2 памяти программ считывается информация — число, соответствующее длительности первого участка, и засыпается в первый сумматор 4. Для этого с блока 10 управления на блок 2 памяти поступает команда чтения и адрес ячейки, в которой хранится информация о длительности первого участка. Эта информация формируется на выходе блока 2 памяти и по управляющему сигналу с блока 10 управления прибавляется к содержимому первого сумматора 4.

По команде от блока 10 управления блок 5 сравнения сравнивает содержимое таймера 9 и сумматора 4

3 и сигнал о результате сравнения выдает на блок 10 управления, Если содержимое таймера 9 боль,ше содержимого сумматора 4, то по управляющему сигналу от блока 10 управления дается команда на определение вычитателем 3 разности между содержимым таймера 9 и сумматора 4.

Затем из блока 2 памяти считывается число, соответствующее длительности второго участка технологической программы, и складывается с содержимым первого сумматора 4.

Для этого с блока 10 управления на блок 2 памяти поступает команда чтения и адрес ячейки, в которой хранится информация о длительности второго участка. Эта информация формируется на выходе блока 2 памяти и по управляющему сигналу с блока 10 управления прибавляется к содержи" мому сумматора 4.

Если содержимое таймера 9 остается большим содержимого первого сумматора 4, то повторяется описанная последовательность работы блоков, т.е. вычитатель 3 определяет разность между содержимым таймера

9 и содержимым сумматора 4, в первый сумматор 4 добавляется число, соответствующее длительности следующего участка, блок 5 сравнения сравнивает содержимое таймера 9 и ,сумматора 4.

Указанная последовательность продолжается до тех пор, пока блок

5 сравнения не выдаст сигнал о том, что содержимое таймера 9 меньше содержимого первого сумматора 4.

При этом определяется номер текущего участка технологической программы, а в вычитателе 3 содержится число, соответствующее текущему времени этого участка. Сумматор 4 устанавливается в нулевое состояние.

На втором этапе определяется выходной сигнал программного задающего устройства.

Для участков подъема и снижения технологической программы выходной сигнал вычисляется умножением текущего времени участка на значение заданной скорости и суммированием результата умножения с уровнем выходного сигнала, достигнутым на предыдущем участке.

1203486

Значение заданной скорости для текущего участка считывается из блока 2 памяти и в умножителе 6 умножается на величину текущего времени участка. Для этого с блока

10 управления на блок 2 памяти поступает команда чтения и адрес ячейки, в которой хранится информация о заданной скорости для текущего участка технологической программы.

Эта информация появляется на выходе блока 2 памяти и по управляющему сигналу с блока 10 управления умножается в умножителе 6 на значение текущего времени участка, содержащегося в вычитателе 3.

Результат умножения складывается в сумматоре ? со значением уровня выходного сигнала предыдущего участка, которое считывается из блока

2 памяти. Для этого с блока 10 управления на блок 2 памяти поступает команда чтения и адрес ячейки, в которой хранится информация о достигнутом на предыдущем участке уровня. Эта информация появляется на выходе блока 2 памяти и по управляющему сигналу с блока 10 управления складывается во втором сумматоре 7 с результатом, полученным в умножителе 6.

Вычисленное таким образом значение выходного сигнала в цифроаналоговом преобразователе 8 преобразуется в аналоговый сигнал и является выходным сигналом программного задающего устройства.

Для участков выдержки заданное значение скорости равно нулю, поэ- . тому результат умножения в умножителе 6 тоже равен нулю и, следова-, тельно, сумматор 7 выдает в течение всего участка выдержки постоянный уровень выходного сигнала, равный конечному уровню на предыдущем участке.

f5

Ввод технологической программы осуществляется с помощью клавиатуры 12 (фиг. 2). Код нажатой клавиши записывается в буферный рагистр 15 следующим образом. Гечератор 11 формирует импульсы, которые поступают на счетный вход счетчика 13. Двоичный код с выхода счетчика 13 поступает одновременно на мультиплексор 14 (вход S, W) и на буферный регистр 15 (вход D) . Изменяющийся код с выхода счетчика 13 последователь4

1203486 но опрашивает входы А мультиплексора 14, к которым подключена клавиатура и, таким, образом, коммутирует состояние клавиши (нажата или не нажата) на выход мультиплексора.

Сигнал нажатой клавиши появляется на выходе мультиплексора 14 при появлении соответствующего кода на его входах S, W. По сигналу с выхода мультиплексора осуществляется запись в буферный регистр 15 кода с выхода счетчика 13, который интерпретируется как информация о вводимых параметрах технологической программы, Одновременно сигнал с выхода мультиплексора 14 поступает на блок 10

f0 управления.

В таймере (фиг. 3) импульсы с выхода генератора 18, стабилизированного кварцевым резонатором, пос тупают на вход счетчика 17. Выход счетчика 17 представляет собой текущее время для технологической программы.

Умножитель может быть реализован, например, на базе микропроцессорного комплекта серии К580 или по общеизвестной схеме с сумматором и регистрами, в которой умножение выполняется путем сдвигов и накоплений частичных произведений.

Сумматор, вычитатель и блок сравнения могут быть построены на базе стандартных логических элементов, например, серии ТТЛ (серия 155).

25

Блок управления может быть реализован как блок микропрограммного

45 управления. В качестве элементнои базы блока управ. пения могут использоваться микропроцессорные комплекты.

Структурная схема блока управления в этом случае типовая. Блок управления выполняет свои функции по программе, записанной в постоянное запоминающее устройство.

Алгоритм функционирования блока управления (фиг. 4) предусматривает циклическое выполнение последовательности операций формирования сигналов управления блоками программного задающего устройства.

Блок 2 памяти. может быть выполнен на интегральных микросхемах 537 серии (КР 537РУ2А), отличительной

40 особенностью которых является малая мощность потребления.

Алгоритм состоит из основного цикла и внутреннего цикла.

При реализации внутреннего цикла алгоритма блок управления выдает сигналы последовательно на вычитатель 3, блок 2 памяти, сумматор 4, блок 5 сравнения. Далее блок управления анализирует ответный сигнал от блока 5 сравнения ° Если сигнал от блока 5 сравнения равен логи ческому "0", блок управления формирует ту же последовательность сигналов управления.

Таким образом, реализуется внутренний цикл алгоритма, в результате чего определяется номер текущего участка технологической программы и текущее время этого участка.

Если сигнал от блока 5 сравнения равен логической "1", блок управления формирует сигналы управления на блок 2 памяти, умножитель 6, сумматор 7. Таким образом, реализуется основной цикл алгоритма, в результате чего определяется выходной сигнал программного задающего устройства.

Алгоритм работы блока управления предполагает циклическое повторение описанной процедуры. На фиг. 5 показана последовательность управляющих сигналов, которые блок управления посыпает в управляемые им блоки программного задающего устройства.

Сначала блок управления вырабатывает сигналы управления, поступающие последовательно на вычитатель 3, блок 2 памяти, сумматор 4, блок 5 сравнения. Эта последовательность сигналов управления реализует внутренний цикл алгоритма работы блока управления и повторяется до тех пор, пока с блока 5 сравнения в блок 10 управления не поступит сигнал, свидетельствующий о превышении содержимого сумматора

4 над содержимым таймера 9.

После появления сигнала от блока 5 сравнения в блоке 10 управления реализуется основной цикл алгоритма работы: дважды формируются сигналы управления для блока 2 памяти, для умножителя 6 и сумматора 7.

В устройстве процедура вычисления выходного сигнала может осу1203486 ществляться с необходимой частотой.

В этом случае искажение выходного сигнала устройства, вызванное случайными помехами, будет кратковременным и не вызовет заметного ухудшения качества технологического процесса.

Для исключения потери информации в блоке 2.памяти и таймере 9 при исчезновении напряжения питания они запитываются от резервного источника питания, в качестве которого могут использоваться аккумулятор или химический элемент тока.

Формула и з обретения

Программное задающее устройство, содержащее, цифроаналоговый преобразователь, блок памяти, подключенный информационным входом к информационному выходу блока задания программ, блок управления, соединенный первым выходом с управляющим входом вычитателя, вторым выходом— с управляющим входом блока сравнения, третьим выходом — с управляющим входом блока памяти, четвертыми выходами — с адресными входами блока памяти, первым входом — с управляющим выходом блока задания программ, а вторым входом — с выходом блока сравнения, подключенного первым информационным входом к первому информационному входу вычитателя и

5 к выходу таймера, о т л и ч а ю щ ее с я тем, что, с целью повышения надежности, в него введены первый сумматор, источник постоянного тока, умножитель и второй сумматор, 1О подключенный выходом к входу цифроаналогового преобразователя, первым информационным входом — к выходу умножителя, а вторым информационным входом — к выходу блока памяти, к

15 первому информационному входу умножителя и к входу первого сумматора, связанного выходом с вторым информационным входом блока сравнения и с вторым информационным входом вычи20 тателя, подключенного выходом к второму информационному входу умножителя, причем пятый, шестой и седьмой выходы блока управления соединены с управляющими входами, соот25 ветственно, второго сумматора, умножителя и первого сумматора, а выход источника постоянного тока— с входами питания таймера и блока памяти.

1203486

120348б

Составитель Н.Горбунова

Редактор А.Шишкина Техред И.Асталош Корректор Л.Патай

Заказ 84 15/50 Тираж 862 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4