Устройство для записи информации в оперативную память

 

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

2 А (19) (11) (51)4. С 11 С 7/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3508994/24-24 (22) 01.11-82 (46) 30:01.86. Бюл. Ф 4 (72) Д,И.Булдаков, В,Д.Гладков, В.М.Макунин и А.А.Серебрянников (53) 681.372.6(088.8) (56) Авторское свидетельство СССР

N - 482805, кл. С 11 С 7/00, 1976.

Авторское свидетельство СССР

11 - 516097, кл, "= 11 С 7/00, 1976. (5 ) (57) YCTPOlKTBO ДЛЯ ЗАПИСИ ИНФОРМАЦИИ В ОПЕРАТИВНУ)0 ПАМЯТЬ, содержа щее генератор импульсов, первый выход которого подключен к входу счетчика, второй выход генератора импульсов подключен к входу первого дешифратора, входы группы которого подключены к выходам первой группы счетчика, выходы второй и третьей групп счетчика подключены к входам соответcòçåíHo второго и третьего дешифраторов, выходы четвертой группы счетчика подключены к входам группы четверто о дешифратора, вход которого подключен к выходу пятого дешифратора, входы которого подключены к выходам пятой группы счетчика, входы первого элемента И подключены к первым выходам первого, второго, третьего и четвертого дешифраторов, входы второго элемента И подключены к первым выходам первого, второго и третьего дешифраторов и к второму выходу четвертого дешифратора, входы гретьего элемента И подключены к первым входам второго и третьего дешифраторов и к одному из выходов четвертой группы счетчика, входы четвертого элемента И подклю ены к второму выходу первого дешифратора и к первому выходу четвертого дешифратора, выход четвертого элемента rl подключен к первому входу блока ввода данных, второй вход которого подключен к третьему выходу первого дешифратора, входы преобразователя кодов подключены к зыходам третьего дешифратора, к соответствующим выходам второго дешифратора, к выходам второй группы счетчика, к выходу первого дешифратора и к выходу блока ввода данных, выходы преобразователя кодов являются выходами первой группы устройстьа, о т л и ч а ю z, е е с я тем, что, с целью расширения области применения за счет синхронизированного приема двоичных данных, оно содержит блок сравнения, регистры, пятый элемент И и коммутатор, входы первой группы которого подключены к выходам первой группы преобразователя кодов, входы первой группы блока сравнения подключены к выходам второй группы преобразователя кодов, входы" второй группы блока сравнения подключены к выходам четвертой группы c÷åò÷èêà, входы пятого элемента И подкчючены к выходу блока сравнения, к выходу коммутатора, к выходу преобразователя кодов и к одному из выходов первой группы преобразователя кодов, первый и второй входы первого регистра подключены к выходам соответственно второго и третьего элементов И, входы группы первого регистра и входы второй группы коммутатора являются входами устройства, первый и второй входы второго регистра подключены к выходам соответственно пятого и второго элементов

И, третий и -«-етвертый входы второго

1208582 регистра подключены к выхоцам третьего дешифратора, входы группы второго регистра подключены к выходам

Изобретение относится к запоминающим устройствам и может быть использовано для записи информации в оперативную память.

Цель изобретения — расширение 5 области применения за счет синхронизированного приема двоичных данных.

На фиг. 1 изображена блок-схема предлагаемого устройства; на фиг ° 2 и 3 — временные диаграммы работы 1О узлов устройства; на фиг. 4 — блоксхема преобразователя кодов.

Устройство содержит генератор 1 импульсов, счетчик 2, дешифраторы

3 — 7, элементы И 8-11, блок 12 ввода, преобразователь 13 кодов, блок 14 сравнения, элемент И 15, коммутатор

16 и регистры 17 и 18. Позициями

19-73 обозначены выходы соединения между узлами устройства, а 74-81 — 2п входы устройства.

Преобразователь 13 кодов содержит элемент И 82, элемент НЕ 83, счетчик

84, элемент ИЛИ 85, элемент И 86, триггер 87, распределител, 88 импуль- 2S сов, регистр 89, дешифратор 90, счетчик 91, элемент И 92, элемент НЕ 93, счетчик 94, элемент ИЛИ 95, элемент

И 96, триггер 97, регистр 98, дешифратор 99 и счетчик 100.

Блок 12 содержит схему опроса кодирующих обмоток, датчик кодов и кнопку ввода. Координатное поле блока 12 содержит зону квадратов, в которых изображены номера источников данных. Зоны квадратов разделены на восемь строк по числу входных информационных магистралей. Количество квадратов в строке равно шестнадцати по числу источников данных, подключенных к каждой информационной магистрали.

Выходы регистра 17 подключены к восьми элементам индикации по числу входов 74-81, а выходы регистра 18 45 подключены к шестнадцати элементам индикации по числу разрядов последовторого дешифратора, выходы первого и второго регистров являются выходами устройства. вательного кода. На чертеже элементы индикации не показаны.

Устройство работает следующим образом.

Генератор 1 непрерывно вырабатывает импульсы на выходах 19 и 20.

Под воздействием импульсов с выхода

19 обеспечивается непрерывная работа счетчика 2 и дешифраторов 3-7 (временные диаграммы на фиг. 2 и 3).

Устройство работает циклически. В начале каждого цикла код на выходах

21-36 счетчика 2 равен "0", а:-:а первых выходах 37, 45, 53„ 57 и 59 дешифраторов 3-7 равсн "1" ° В это время на выходе 60 элемента И 8 вырабатывается импульс для установки в исходное состояние преобразователя 13, после чего начинается опрос блока 12 и преобразование последовательного кода на выходе 63 блока 12 в параллельный двоичный код на выходах 64-67 и 68-71 преобразователя 13.

Контрольный сигнал на выходе 72 преобразователя 13 является признаком правильного преобразования кода.

Преобразователь 13 работает только в момент действия импульсов íà выходах 53-55 дешифратора 5 и исполнительных импульсов на выходах 49-52 дешифратора 4. В момент действия импульса на выходе 53 дешифратора 5 происходит последовательное преобраt! зование 2 /разрядных кодов и параллельный двоичный код координат Х и У (выходы 64 и 65 и 68 и 69), В момент действия импульса на выходе

54 дешифратора 5 происходит преобразование унитарного кода в параллельный двоичный код старших разрядов Х (выходы 66 и 67), а в момент действия импульса на выходе 55 дешифратора 5 происходит преобразование унитарного кода в параллельный двоичный код с-,арших разрядов У (выходы 70 и 71) .

1208582

В преобразовании 2"разрядного кода Х участвуют элемент НЕ 83, триггер 87, элементы И 82 и 86, элемент ИЛИ 85, счетчик 84.

В преобразовании 2" разрядного кода У участвуют элемент НЕ 93, триггер 97, элементы И 92 и 96, элемент ИЛИ 95, счетчик 94.

В преобразовании унитарного кода

Х принимает участие регистр 89, а преобразование унитарного кода У происходит с помощью регистра 98.

Контрольный сигнал 72 или 72 сниI p мается с выходов дешифраторов 90 или 99.

15

Код на выходах преобразователя

13 сохраняется до начала следующего цикла работы устройства. Прием информации от источников данных проис- 20 ходит в момент действия импульсов на выходе 59 дешифратора 7 и выходе

33 счетчика 2. При этом значение кода на выходах 29-32 счетчика 2 определяет номер источника данных, подключаемого к информационной магистрали. Прием информации от первого источника данных происходит в момент действия импульса на выходе

58 дешифратора 6, причем в самом начале .действия этого импульса на выходе 61 элемента И 9 вырабатывается сигнал сброса регистров 17 и 18.

Информация в регистр 17 записывается в момент действия импульса на выходе

62 элемента И 10. Регистр 17 имеет восемь информационных входов и восемь выходов по числу строк координатного поля блока 12. В регистр 17 записывается только "единичный сигнал первого разряда последовательного кода, поступающего от каждого источника данных. В регистр 18 может записываться последовательный код, поступающий от любого (одного из 128) источникбв данных. Через коммутатор

16 проходит код только с одного из входов 74-81, соответствующих восьми строкам координатного поля блока 12.

Управление выбором информационных магистралей осуществляется кодом, поступающим на управляющий вход коммутатора 16 с выходов 68-70 преобразователя 13, а управление выбором последовательного кода от любого (одного из шестнадцати) источников данных и выбранной магистрали осуществляется с помощью блока 14, Для вывода на элементы индикации последова-: тельной информации, поступающей от какого-либо источника данных, оператору достаточно совместить датчик кодов блока 12 с квадратом координатного поля блока 12, номер которого соответствует номеру выбранного источника данных.

1208582

Я

120858?

2- 22

Я-й

2-2

1208 32 (1 ф

I

1 1

Филиал ППП "Патеит", г. Ужгст;,r... ч, r,.|! ÷îåêòíàÿ,

Устройство для записи информации в оперативную память Устройство для записи информации в оперативную память Устройство для записи информации в оперативную память Устройство для записи информации в оперативную память Устройство для записи информации в оперативную память Устройство для записи информации в оперативную память 

 

Похожие патенты:

Изобретение относится к электронике и предназначено для использования в синхронных оперативных запоминающих устройствах

Изобретение относится к видеооперативным запоминающим устройствам и может быть использовано в качестве двухпортовой памяти

Изобретение относится к синхронной динамической памяти с произвольным доступом

Изобретение относится к полупроводниковому запоминающему устройству с множеством запоминающих ячеек и применяется преимущественно в картах со встроенной микросхемой, таких как карты-удостоверения, кредитные карты, расчетные карты и др

Изобретение относится к электронной технике

Изобретение относится к способам записи в энергонезависимую память и может быть использовано в приборах, осуществляющих хранение и обновление оперативной информации в процессе своей работы

Изобретение относится к способу введения и отображения данных, в частности к способу автоматического сохранения информации о дате первого использования электронного устройства после его покупки

Изобретение относится к схемному устройству с некоторым числом электронных схемных компонентов, состояние которых может переводится в исходное состояние
Наверх