Множительно-делительное устройство

 

Изобретение относится к области вычислительной техники и может быть использовано в измерительно-информационных системах для выполнения операции умножения и деления кодов. Цель изобретения - упрощение устройства . Устройство содержит делитель частоты, коммутатор, п дешифраторов поддиапазонов, формирователь единичной частоты, генератор тактовых импульсов, суммирующий счетчик, группу элементов И, вычитающий счетчик, дешифратор нуля, (n+f) триггеров и элемент ИЛИ. Делитель частоты формирует импульсы с частотой ,,, прямопропорхщональной коду А.Причем если передаточный коэффициент делителя равен .единице, -то 1, А. Формирователь, подключенный к генератору тактовых импульсов, формирует счетные импульсы с частотой i . В зависимости от положения переключателей коммутатора импульсы с выходов делителя частоты и формирователя поступают через два элемента И на счетные входы счетчиков. 1 шт. § (О

СОЮЗ СОВЕТСНИХ

И МЛИ

PECflVB JNK ш 4 С 06 F 7/52

ОПИСАНИЕ ИЭОБРЕТЕ

К АВТОРСКОМ .Ф СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3779312/24-24 (22) 10.08.84 (46) 15.02.86. Бюл. В 6 (71) Специальное конструкторское бюро геофизического прибрростроения Института геологии АН АЗССР (72) А.А.Кравцов и В.Б.Ибрагимов (53) 681.325(088.8) (56) Авторское свидетельство СССР

Ф 271115, кл. G 06 F 7!52, 1969.

Авторское свидетельство СССР

У 1012246, кл..G 06 F 7/52, 1981. (54) МНОЖИТЕЛЬНО-ДЕЛИТЕЛЬНОЕ УСТРОЙСТВО (57) Изобретение относится к области вычислительной техники и может быть использовано в измерительно-информационных системах для выполнения операции умножения и деления кодов.

Цель изобретения - упрощение устрой„„SU„, 1211721 А ства. Устройство содержит делитель частоты, коммутатор, и дешифраторов подциапазонов, формирователь единичной частоты, генератор тактовых импульсов, суммирующий счетчик, группу элементов И, вычитающий счетчик, дешифратор нуля, (@+I) триггеров н элемент ИЛИ. Делитель частоты формирует импульсы с частотой f,, .прямопропорциональной коду А.Причем если передаточный коэффициент делителя равен -единице, то 1, А.

Формирователь, подключенный к генератору тактовых импульсов, формирует счетные импульсы с частотой f

В зависимости от положения переключателей коммутатора импульсы с выходов делителя частоты и формирователя поступают через два элемента

И на счетные входы счетчиков. 1 ил.

1211721 2

Изобретение относится к вычислйтельной технике и может быть использовано в измерительно-информационных системах для выполнения операций умножения и деления кодов.

Цель изобретения — упрощение устройства.

На чертеже представлена функциональная схема множительно-делительного устройства.

Устройство содержит делитель 1 частоты, установочные входы которого соединены соответственно с шинами 2 первого информационного входа устройства, коммутатор 3, и дешифраторов 4 поддиапазонов, формирователь 5 единичной частоты, генераI тор б тактовых импульсов, первый и второй элементы И 7, 8, суммирующий счетчик 9, группу элементов И 10, выходы которых соединены соотвЕтственно с выходными шинами 11 устройства, вычитающий счетчик 12, установочные входы которого соединены соответственно с шинами 13 второго информационного входа устройства, дешифратор 14 нуля, триггер 15 и пусковую шину 16, причем формирователь 5 еди" ничной частоты содержит и триггеров 17 и элемент ИЛИ 18, шины 2 первого информационного входа устройства соединены с входами и дешифраторов 4 поддиапазонов, выход делителя

1 частоты соединен с первым информационным входом коммутатора 3, второй информационный вход которого соединен с выходом формирователя 5 единичной частоты и тактовым входом делителя 1 частоты, выход генератора 6 тактовых импульсов соединен со счетным входом первого триггера 17 формирователя 5 единичной частоты, пер.-. вый и второй выходы коммутатора 3 соединены соответственно с первыми вхо дами элементов И 7, 8, вторые входы, которых соединены с прямым выходом триггера 15, выход элемента И 7 соединен со счетным входом суммирующего счетчика 9, разрядные выходы которого соединены с первыми входами элементов И 10 группы, вторые входы которых соединены с выходом дешифратора 14 нуля и входом установки в

"0" триггера 15, выход элемента И 8 соединен со счетным входом вычитающего счетчика 12, разрядные выходы которого соединены с входами дешифратора 14 нуля, пусковая шина 16

55 устройства — с входом сброса сумми рующего счетчика 9, входами управления записью делителя 1 частоты и вычитающего счетчика 12, и с входом установки в "1" триггера 15, выходы и дешифраторов 4 поддиапазонов соединены соответственно с входами установки в "0" и триггеров 17 формирователя 5 единичной частоты, причем прямой выход каждого предыдущего триггера 17 соединен со счетным входом последующего триггера 17, счетные входы триггеров 17 с первого по и-ый и прямой выход и-ro триггера 17 - c входами элемента ИЛИ 18, выход которого является выходом фор" мирователя 5 единичной частоты.

Устройство работает следующим об" разом.

В исходном состоянии схемы триггер 15 находится в положении "0", элементы И 7 и 8, управляемые этим триггером, закрыты и не пропускают импульсы.на счетные входы соответствующих счетчиков 9 и 12. В момент появления запускающего импульса на пусковой шине 16 устройства триггер 15 устанавливается в положение

"1", при этом одновременно данный импульс сбрасывает в нулевое положение суммирующий счетчик 9 и разрешает запись в вычитающий счетчик

12 кода Б с второго информационного входа 13 устройства, этот же импульс сбрасывает в нулевое положение делитель 1 частоты и разрешает запись кода А с первого информационного входа 2 устройства, элементы

И 7 и 8 начинают пропускать импульсы на счетные входы счетчиков 9 и 12, так как на их управляющие входы подается разрешающий потенциал с выхода триггера 15.

Делитель I частоты формирует импульсы с частотой Г,, прямопропорциональной коду А, причем если передаточный коэффициент делителя равен "1", то 1,, = А. Формирователь 5, подключенный к генератору 6 тактовых импульсов, формирует счетиые импульсы с частотой f . В зависимости от положения переключателей коммутатора 3 импульсы с выходов делителя 1 частоты и формирователя 5 поступают через элементы И 7 и 8 на счетные входы счетчиков 9 и 12.

Если переключатели коммутатора 3 находятся в положении "Умножение", 1211721 то импульсы с частотой f проходя через открытый элемент И 7, начинают заполнять суммирующий счетчик 9, а импульсы с частотой, проходя через открытый элемент И 8, вычитают код Б, находящийся в счетчике 12. Через интервал времени 6 t, равный

Б

ht

Ъ содержимое счетчика 12 достигает нуля, что фиксирует дешифратор 14,импульс с выхода которого возвращает триггер 15 в нулевое состояние (при этом элементы И 7 и 8 вновь закрываются и прекращается поступление импульсов на счетчики 9 и 12) и разрешает считьвание содержимого счет,чика .9 через группу элементов И 10 на выходную кину 11 устройства, При этом код счетчика 9 N = f<ьС, а так как f, = А, 4t, .пропорционально Б, то при f = 1 получаем N = А ° Б. г

Если переключатели коммутатора 3 находятся в положении "Деление", то ймнульсы с частотой f через элемент

И 8 поступают на счетный вход счетчика 12, вычитая содержащийся в нем код Б, а импульсы с частотой f чег рез элемент И 7 поступают на счетный вход счетчика 9. Дальнейшая последовательность операций аналогична рассмотренной, т.е ° в момент обнуления счетчика 12 (через интервал времени

Б Б

4Ь =

f, А с момента появления импульса на пусковой шине 16) срабатьвает дешифратор 14, импульс с выхода которого возвращает триггер 15 в нулевое состояние, разрешает считывание содержимого счетчика 9 через группу элементов И 10 на выходную ши ну 11 устройства и т.д. Код в счетчике 9 в момент срабатывания дешифратора 14 равен результату выполняе мой s данном режиме операции, т.е.

N= at-f

Б

А

Значение числа А может находиться в одном из следующих поддиапазонов:

1-й 0 А «ñ c0,125 Амчкс 1

В зависимости от значения А срабатывают те или иные дешифраторы 4, 4, ... 4 „поддиапазонов (п=ш- l,, где и — число поддиапазонов, в рас" сматриваемом случае m=4, п=З) . Эти дешифраторы управляют формирователем 5 таким образом, чтобы обеспечить требуемый коэффициент деления частоты тактовых импульсов.

Если значение А находится в первом поддиапазоне, то ни один из дешифраторов поддиапазонов не сраба тывает. Запрещающий потенциал с вы1о хода 4; "ro дешифратора (i=1,... р-1) блокирует триггер 17 формирователя

5 по входу установки в "0". Таким образом, счетные триггеры 17, соединенные последовательно, в данном поддиапазоне блокируются. На их выходах, связанных с соответствующими входами элемента ИЛИ 18, формируется потенциал уровнем логического нуля.

Тактовые импульсы генератора 6 черр рез элемент ИЛИ 18 поступают на выход формирователя 5, т.е. частота

F этих импульсов не изменяется (f = F)

Если значение А находится во вто25 ром поддиапазоне, то срабатывает дешифратор . 4 и íà его выходе формируется сигнал, снимающий блокировку триггера 17 . В результате триггер 17, включается в режим делеЗО ния частоты импульсов, поступающих на его вход С, с коэффициентом деления, .равным двум. Остальные триггеры по-прежнему блокированы дешифраторами 4 и 4 . Тактовые импульсы генератора 6 и импульсы с выхода триггера 17 поступают на входы элемента . ИЛИ 18, с выхода которого снимаются импульсы с частотой F/2, т.е. в данном случае

К, = F/г.

Если значение А находится в третьем поддиапазоне, то срабатывают дешифраторы 4 и 4 и на их выходах формируются сигналы, снимающие блокировку триггеров 17 и 17 . В результате триггер 17 включается в режим

2 деления частоты импульсов, поступающих на его вход С с выхода предыцущего триггера 17 . Триггер 17 по50 прежнему блокирован дешифратором 4>

Тактовые импульсы генератора б, импульсы с выходов триггеров 17 и 17 и поступают на входы элемента ИЛИ 18, с выхода которого снимаются импуль55 сы с частотой F/4, т.е. в данком случае выполняется Е Р/4.

Если значение А находится в четвертом поддиапазоие, то срабатывают

1211721 все три дешифратора 4, 4 и 41 и на их выходах формируются сигналы, снимающие блокировку триггеров

17,, 17 и 17, . В результате триггер 17> включается в режим деления частоты импульсов, поступающих на его вход С с выхода предыдущего триггера 17 . Теперь в рабочем режиме находится вся линейка счетных триггеров формирователя 5. Такто" вые импульсы генератора 6 и импульсы с выходов триггеров 17! -17> поступают на входы элементы ИЛИ 18, с выхода которого снимаются импульсы с частотой F/8, т.е. в данном случае fz=.F/8

При необходимости увеличения поддиапазонов (m > 4) в устройство без изменения логики его работы вводятся один дешифратор 4 и один счетный триггер 17 (в формирователе 5) на каждый новый поддиапазон, при этом элемент ИЛИ 18 формирователя 5 выполняется многовходовым с числом входов, равным числу подднапазонов.

Формула изобретения

Множительно-делительное устройство, содержащее генератор тактовых импульсов, делитель частоты, tt дешифраторов поддиапазонов, коммутатор, первый и второй элементы И, суммирующий счетчик, вычитающий счетчик, дешифратор нуля, триггер, группу элементов И и формирователь единичной частоты, содержащий !! триггеров и элемент ИЛИ, выход которого является выходом формирователя единичной частоты, причем шины первого информационного входа устройства соединены соответственно с установочными входами делителя частоты и входами л дешифраторов поддиапазонов, выход делителя частоты соединен с .первым информационным входом коммутатора, второй информационный вход которого соединен с выходом формирователя, единичной. частоты и тактовым входом делителя частоты, выход генератора тактовых импульсов соединен со счетным входом первого триггера формирователя единичной частоты, первый и второй выходы коммутатора — соответственно с первы. ми входами первого и второго элемен-!

О тов И, вторые входы которых соеди" иены с прямьм выходом триггера, выход первого элемента И соединен со счетным входом суммирующего счетчика, разрядные выходы которого соеди-!

5 иены с первыми .входами элементов И группы, вторые входы которых соединены с выходом дешифратора нуля и входом установки в "0" триггера, выходы элементов И группы соедине20 ны соответственно с выходными шинами устройства, шины второго информационногр входа устройства - соответ" ственно с установочными входами вычитающего счетчика, счетный вход которого соединен с выходом второго элемента И, разрядные выходы вычита.— ющего счетчика соединены с входами дешифратора нуля, пусковая шина устройства - с входом сброса суммируЗО ющего счетчика, входами управления записью делителя частоты и вычитающего счетчика и с входом установки в "1" триггера, о т л и ч а ю щ,ее с я тем, что, с целью упрощенияЗ5 устройства, .выходы h дешифраторов поддиапазонов соединены соответственно с входами установки в "0"

И триггеров формирователя единичной частоты, причем прямой выход

4Q каждого 3 -ro триггера формирователя единичной частоты, где 1 = 1, ..., и -1, соединен со счетным входом (i+1) -ro триггера формирователя единичной частоты, счетные вхо45 ды триггеров с первого по 1! -й и прямой выход h --ro триггера соединены с входами элемента ИЛИ формирователя единичной частоты устройства.

1211721

Составитель В. Гусев

Редактор Н.О1вь цкая Техред 3.Палий Корректор Л. Пилипенко

Заказ 641/53 Тираж 673 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г.ужгород, ул.Проектная,4