Устройство для умножения десятичных чисел

 

1, УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ ДЕСЯТИЧНЫХ ЧИСЕЛ, содержащее регистр множимого, регистр множителя, накапливающий сумматор, узел анализа знаков и счетчик, причем входы множителя и множимого устройства соединены соответственно с информационными входами регистров множителя и множимого, выходы знаковых разрядов которых соединены с первым и вторым входами узла анализа знаков, отличающее ся тем, что, с целью повьпиения быстродействия, в него введены К матриц умножения (К - разрядность множителя и множимого ), (К-1) матриц суммирования и программный блок управления, причем разрядные выходы регистра множимого соединены с первыми информационными входами К матрицы умножения, вторые информационные входы которых соединены с (К+1)-м выходом регистра множителя, (К+1)-й информационный вход которого соединен с К-м выходом регистра множителя, информационный вход младшего разряда которого соединен с выходом (К+1)-го разряда накапливакщего сумматора, вход (К+1)-го разряда которого соединен с выходом старшей цифры результата умножения К-и матрицы умножения, выход старшей цифры результата умножения i-й матрицы умножения соединен с первым информационным входом i-й матрицы суммирования (i 1,...,К-1) второй информационный вход j-й матрицы суммирования соединен с выходом младшей цифры результата умножеi ния (J-1 )-й-матрицы умножения (j 2, 3,,..,К), выход младшей цифры (Л результата умножения первой матрицы., умножения соединен с информационным входом младшего разряда накапливающего сумматора, информационный вход знакового разряда которого соединен с выходом блока анализа знаков, вход j-ro разряда первого слагаемого насо капливающего сумматора соединен с вы00 ходом суммы 1-й матрицы суммирования ел соответственно, выход переноса которой соединен с выходом . разряда второго слагаемого накапливающего сумматора, входы знака множимого, знака множителя и кода разрядности множителя устройства соединены соответственно с входами знаковых разря дов регистров множимого и множителя и информационным входом счетчика, шина питания устройства соединена с шиной питания всех матриц умножения и суммирования, выход счетчика соединен с первым входом программного блока управления, первый выход которого соединен с входами сброса счетчи

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (19) (11) (5D4 G б F 5

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMV СВИДЕТЕЛЬСТВУ,„ t3

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3698193/24-24 (22) 01,02.84 (46) 15,12,85, Бюл. Р. 46 (71) Винницкий политехнический институт (72) В. П. Кожемяко, Т, Б. Мартынюк, В. Г, Красиленко, О. Г. Натрошвили и Л. И, Тимченко (53) 681.325(088 ° 8) (56) Кожемяко В, Д. и др. О реализа,ции алгоритмов умножения М вычитания десятичных чисел на оптоэлектронных сумматорах, Изв. вузов ° Приборостроение, 1976, 1- 3, с, 62-65.

Авторское свидетельство СССР

Ф 1016780, кл. Q Об Г 7/49, 1981. (54 )(57 ) 1, УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ

ДЕСЯТИЧНЫХ ЧИСЕЛ, содержащее регистр множимого, регистр множителя, накапливакиций сумматор, узел анализа знаков и счетчик, причем входы множителя и множимого устройства соединены соответственно с информационными входами регистров множителя и множимого, выходы знаковых раз- рядов которых соединены с первым и вторым входами узла анализа знаков, отличающее с я тем, что, с целью повышения быстродействия, в него введены К матриц умножения (К вЂ” разрядность множителя и множимого), (К-1) матриц суммирования и программный блок управления, причем разрядные выходы регистра множимого соединены с первыми информационны» ми входами К матрицы умножения, вторые информационные входы которых соединены с (K+1)-и выходом регистра множителя, (К+1)-й информационный вход которого соединен с К-м выходом регистра множителя, информационный вход младшего разряда которого соеди" нен с выходом (К+1)-ro разряда накапливающего сумматора, вход (К+1)-ro разряда которого соединен с выходом старшей цифры результата умножения К-й матрицы умножения, выход старшей цифры результата умножения

i-й матрицы умножения соединен с первым информационным входом 1-й матрицы суммирования (i = 1,...,К-1)

1 второй информационный вход j-й матрицы суммирования соединен с выходом младшей цифры результата умножения (j-1)-й.матрицы умножения (j = щ

= 2, 3,Д.. К), выход младшей цифры результата умножения первой матрицы,. умножения соединен с информационным (®® входом младшего разряда накапливающего сумматора, информационный вход Я знакового разряда которого соединен с выходом блока анализа знаков, вход

j-го разряда первого слагаемого накапливающего сумматора соединен с выходом суммы i-й матрицы суммирования соответственно, выход переноса которой соединен с выходом )-ro разряда второго слагаемого накапливающего сумматора, входы знака множимого, знака множителя и кода разрядности множителя устройства соединены соответственно с входами знаковых разрядов регистров множимого и множителя фр и информационным входом счетчика, шина питания устройства соединена с шиной питания всех матриц умножения и суммирования, выход счетчика соединен с первым входом программного блока управления, первый выход которого соединен с входами сброса счетчи11985 ка, регистра множителя, накапливающего сумматора и регистра множимого, вход разрешения записи информации

J которого соединен с вторым выходом программного блока управления, третий и четвертый выходы которого соединены соответственно с входами разрешения записи информации регистра множителя и счетчика, входы разрешения умножения К матриц умножения, входы разрешения сложения (К-1) матриц суммирования и входы разрешения считывания (К"1) матриц суммирования и К-й матрицы умножения соединены соответственно пятым, шестым и седьмым выходами программного блока управления, восьмой, девятый и десятый выходы которого соединены соответственнЬ с входом разрешения записи информации накапливающего сумматора, с входом сброса (К+1)-го разряда регистра множителя и счетным входом счетчика, одиннадцатый, двенадцатый и тринадцатый выходы программного блока управления соединены соответственно с входами сдвига регистра множителя и накапливающего сумматора и входом разрешения записи знака накапливающего сумматора, 2. Устройство по и. 1, о т л и— ч а ю щ е е с я тем, что программный блок управления содержит программируемый блок памяти, триггер, регистр, дешифратор, два элемента

И, пять элементов НЕ и четыре элемента 2И-ИЛИ и генератор тактовых импуль" сов, выход которого соединен с первым входом первого элемента И, второй вход которого соединен с выходом триггера, а выход - с синхровходом регистра,.информационные входы которого соединены с выходами программируемого блока памяти, первый, второй, третий и четвертый адресные входы которого соединены соответственно с выходами первого, второго, третьего и четвертого элементов НЕ, входы которых соединены соответственно с выходами первого, второго, третьего и четвертого элементов 2И-ИЛИ, выходы первых и/2 разрядов регистра (n - разрядность регистра) соединены соответственно с информационными входами дешифратора, выход (n/2+1)-го разряда соединен с первым входом второго элемента И, второй вход которого соединен с первым входом программного блока управления, выходс входом пятого элемента НЕ и первыми

14 входами всех элементов 2И-ИЛИ, вторые входы которых соединены с выходом пятого элемента НЕ, а третьи входы — с выходами (n/2+2)-ro, (n/2+

+3)-ro, (n/2+4)-ro, (n/2+5)-го разрядов регистра соответственно, выходы (n/2+6)-ro, (n/2+7)-го, (n/2+8)-го, (n/2+9)-ro разрядов которого соединены соответственно с четвертыми входами всех элементов 2И-ИЛИ, выходы дещифратора с первого по тринадцатый соединены соответственно с первого по тринадцатый выходами программного блока управления, второй вход которого соединен с входом "Пуск" устройства и входом установки единицы . триггера, вход установки нуля которо"

ro соединен с четырнадцатым выходом дешифратора.

3. Устройство по и. 1, о т л и— ч а ю "щ е е с я тем, что каждая матрица умножения содержит управляющий ключ, кодирующую (m х m)-ю матрицу узлов, каждый из которых выполнен в виде трех фотоприемников (ш

10 для десятичной системы счисления и определяет количество оптических каналов, иэ которых состоит каждый из выходов и входов матрицы умножения ), и два оптоэлектронных модуля, состоящих из m регенеративных оптронов, каждый из которых выполнен в виде транзистора и оптически соединенных фотоприемника и светоизлучателя, причем в каждом из регенеративных оптронов первые выводы фотоприемника и светоиэлучателя подключены соответственно к базе и к коллектору транзистора, эмиттер которого соединен с шиной нулевого потенциала, а вторые выводы подключены к шине пи" тания через сигнальную цепь управляющего ключа, первые выводы первых фотоприемников в узлах кодирующей матрицы соединены с шиной питания, а вторые выводы - соответственно через вторые и.третьи фотоприемники в узлах кодирующей матрицы с первыми и вторыми выходами соответствующих узлов кодирующей матрицы, которые

:Ф соединены с базами транзисторов соот. ветствующих регенеративных оптронов соответствующих оптоэлектронных модулей таким образом, что первый выход (i, j)-го узла кодирующей матри-. цы (i, j О,l,..., m-l) соединен с базой транзистора i-ro регенеративного оптрона оптоэлектронного модуля младшей цифры результата, а второй

1 выход (i, j )-ro узла кодирующей матрицы соединен с базой транзистора

i-го регенеративного оптрона оптоэлектронного модуля старшей цифры результата, j-й оптический канал первого информационного входа матрицы умножения соединен оптически с первыми фотоприемниками узлов j-го столба кодирующей матрицы, i-й оптический канал второго информационного ,входа соединен оптически с вторыми и третьими фотоприемниками узлов

i-й строки кодирующей матрицы, оптические выходы светоизлучателей pere неративных оптронов оптоэлектронных модулей младшей и старшей цифр результата соединены оптически с соответствующими оптическими каналами соответствующих выходов младшей и старшей цифр результата матрицы умножения, вход разрешения умножения которой соединен с управляющим входом управляющего ключа.

4, Устройство по п. 1, о т л ич а ю щ е е.с я тем, что каждая матрица суммирования содержит управляющий ключ, кодирующую (m х m)-ю матрицу узлов, каждый из которых выполнен на трех фотоприемниках, регенеративный оптрон переноса, состоящий из транзистора, фотоприемника и светоиэлучателя, и оптоэлектрон. ный модуль результата сложения,,состоящий из ш регенеративных оптронов, каждый из которых содержит транзистор, фотоприемник и светоизлучатель и ш управляющих фотоприемников, первые выводы которых подключены к входу разрешения считы198514 вания суммирования матрицы, а вторые — к соответствующим базам транзисторов соответствующих регенеративных оптронов оптоэлектронного модуля результата сложения, причем

i-й управлякщий фотоприемник i-го регенеративного оптрона оптически соединен соответственно с (i+1)-м светоизлучателем (1+1)-го регенеративного оптрона (i .1,...,m-1), коллектор транзистора первого регенеративного оптрона оптоэлектронного модуля результата сложения соединен с выходом суммы матрицы суммирования, регенеративные оптроны оптоэлектронного модуля результата сложения и регенеративный оптрон переноса соединены через сигнальную цепь управляющего ключа с шиной питания, i-й оптический канал первого информационного входа матрицы суммирования оптически соединен с первыми фотоприемниками узлов i-го столбца кодирующей матрицы, j-й оптический канал второго входа информационной матрицы суммирования оптически соединен с вторым и третьим фотоприемниками узлов j-й строки кодирующей матрицы, первые выводы первых фотоприемников в узлах кодирующей матрицы соединены с шиной питания, а вторые выводы соединены через вторые фотоприемники в узлах кодирующей матрицы с базами соответствующих транзисторов регенеративных оптронов оптоэлектронного модуля результата сложения, вход разрешения сложения матрицы суммирования соединен с управляющим входом управляющего ключа.

Изобретение относится к, вычислительной технике и может быть использовано в оптоэлектронных устройствах. выполняющих операции над десятичными числами, Цель изобретения - повышение быстродействия устройства для умножения десятичных чисел.

На фиг. 1 представлена блок-схема матричного оптоэлектронного устройства для умножения десятичных чисел

l на фиг. 2 — схема блока управления; на фиг. 3 — схема матрицы умножения

М на фиг, 4 — схема матрицы сложения.

Устройство для умножения десятичных чисел (фиг, 1) содержит регистр

1 множителя, регистр 2 множимого у узел 3 анализа знаков, счетчик 4, К матриц 5 умножения, (К-1) матриц

6 сложения, накапливающий сумматор

7, программный блок 8 управления, входы множимого 9, множителя 10, кода разрядности множителя 11 устройства, входы знаков множимого 12 и . ножите3 1 ля 13 устройства, выходы младшей 14 и старшей 15 цифр результата матриц умножения, выходы суммы 16 и переноса 17 матриц суммирования, выходы

18-25, вход 26, выходы 27-3! програм" много блока управления, шину питания

32 устройства, вход "Пуск" 33 устройства, .

Программный блок управления (фиг. 2) содержит программируемый блок 34 памяти, регистр 35, дешифратор 36, триггер 37, два элемента

И 38, 39, генератор тактовых импульсов 40, четыре элемента 2И-ИЛИ

41-44, пять элементов НЕ 45-49.

Матрица умножения (фиг. 3). содержит управляемый ключ 50>кодирующую (m х m)-ю матрицу 51 узлов, три фотоприемника 52-54 узла кодирующей матрицы 51, оптоэлектронные модули

55 и 56,, m регенеративных оптронов

57 оптоэлектронных модулей 55 и 56, транзистор 58, фотоприемник 59 и светоизлучатель 60 регенеративных оптронов 57.

Матрица суммирования (фиг, 4 ) еодержит управляемый ключ 61, кодирующую (m х m)-ю матрицу 62 узлов, три фотоприемника 63-65 узла кодирующей матрицы 62, регенеративный оптрон 66 переноса, оптоэлектронный модуль 67 результата сложения, ш регенеративных оптронов 68 оптоэлектронного модуля 67, m управляющих фотоприемников 69 оптоэлектронного модуля 67, фотоприемник 70, транзистор 71 и светоизлучатель 72 регенеративных оптронов 66 и 68. устройство для умножения десятичных чисел работает следующим образом.

Множимое А записывается в регистр

2 множимого, множитель В - в регистр

1 множителя соответственно с входов

9 и 10 записи кода. Одновременно с входа 11 разрядность М множителя saносится в счетчик 4. Так как в (K+1)-м разряде регистра 1 находится старшая значащая цифра множителя В, то при наличии управляющего сигнала, поступающего на вход 18 матриц умножения, происходит срабатывание всех матриц 5 умножения, В результате этого появляется значение младшей цифры

Ь. результата умножения на выходе14 всех матриц 5 умножения и значение старшей цифры а. результата умножения

1 на выходе 15 всех матриц умножения, причем информация с выхода )4 первой матрицы 5 умножения и информация с

198514

55 тора 7 при наличии управляющего сиг5 10

40 выхода 15 старшей матрицы 5 умножения поступят соответственно на входы младшего и старшего разрядов сумматора 7, Остальная информация с выхода 14 поступает на вход первого слагаемого матриц 6 суммирования таким образом, что с выхода 14 (1+1)-й матрицы 5 умножения информация посту пает на вход первого слагаемого i-й I матрицы 6 суммирования, а информация с выхода 15 i-й матрицы поступает на вход второго слагаемого i-й матрицы

6 суммирования. Сложение информации в матрице 6 суммирования происходит при поступлении управляющего сигнала на вход 19 каждой матрицы суммирования 6, Информация с матриц суммирова- ния поступает на сумматор 7 только при наличии сигнала управления счи" тывания, поступающего на управляющие входы 20 матриц 6 суммирования. При поступлении такого сигнала результат суммы операции сложения поступает с выходов 16 на входы суммы суммато» ра 7, начиная с второго и кончая

К-м разрядом, а информация о наличии единицы переноса поступает с выходов

17 матриц 6 суммирования на входы переноса сумматора 7, начиная с второ» го и кончая K-м разрядом.

В случае, если содержимое счетчика

4 не равно единице, в регистре 1 и сумматоре 7 осуществляется сдвиг на один десятичный разряд влево по управляющим сигналам, поступающим на их входы 27 и 28 управления сдвигом, при этом, значение счетчика уменьшается на единицу по управляющему сигналу с выхода 30 программного блока 8 управления. Вновь производится умножение множимого А на очередную цифру множителя В. Таким образом проис ходит умножение до тех пор, пока

Содержимое счетчика 4 ие станет равным единице, о чем свидетельствует появление единичного сигнала на входе 26 программного блока 8 управления, В этом случае происходит уменьшение на единицу содержимого счетчика 4 и обнуление (К+1)-ro разряда регистра 1 по управляющему сигналу с выхода 25 программного блока 8 управления. Затем выполняется запись знака результата с выхода узла 3 анализа знаков в знаковый разряд сумманала, поступающего с выхода 31 программного блока 8 управления. Младшие разряды результата умножения на5 1 ходятся в сумматоре 7, старшие разряды — в регистре 1 за счет информационной связи с выхода (К+1)-ro раз» ряда сумматора 7 на вход младшего разряда регистра 1.

Программный блок 8 управления работает по следующему алгоритму.

1. Обнуляются регистры PrA, PrB множимого и множителя, сумматор См

I и счетчик Ст.

2. В регистр РгА множимого записывается значение множимого А.

3. В регистр РгВ множите я записывается значение множителя В.

Одновременно в счетчик Ст заносится разрядность M множителя.

4. Производится умножение множимого А на один десятичный разряд Вк множителя В в матрицах умножения М,.

5. Производится сложение младших цифр Ь;,„ и старших цифр а; результата умножения в матрицах суммирования М

6. Выполняется сложение на сумматоре См его содержимого с информацией См,, поступающей с матриц сумми-. рования И .

7. Осуществляется проверка содержимого счетчика Ст на равенство единице. В случае, если содержимое .счетчика Ст не равно единице, выполняется сдвиг содержимого регистра

PrB множителя и сумматора См на один десятичный разряд в сторону старших разрядов, Значение счетчика уменьшается на единицу.

8, Затем выполняются действия пп, 4, 5 и 6. 9. В случае, когда содержимое счетчика Ст равно единице, осуществляется обнуление старшего (К+1)-ro разряда регистра PrB множителя и уменьшение на единицу содержимого счетчика Ст.

10. В знаковый разряд сумматора записывается знак Зн Pr результата.

Матрица умножения работает следующим образом.

На первый и второй информационные входы, каждый из которых состоит из m оптических каналов, поступает информация в позиционном коде, т,е. оптический сигнал по одному из m оптических каналов. При этом лишь в одном узле матрицы 51, однозначно

198514 6

1О

i pa этих сработавших регенеративных

35 ников 69.

55 определяемом входными цифрами, которые необходимо перемножить, одновременно будут освещены все фотоприемники 52-54 и их сопротивление будет низким, что вызовет протекание тока от шины 32 питания через транзисторы 58 регенеративных оптронов 57 -57 (m-1), в оптоэлектронных модулях 55 и 56, в которых на базе только одного из m регенеративных оптронов 57 появится высокий потенциал. А поэтому как в первом 55, так и втором 56 модулях при подаче

-управляющего импульса на управляющий вход 18 матрицы 5 замыкается управляемый ключ 50 и эа счет обратной оптической связи между фотоприемником 59 и светоизлучателем 60 сработает лишь по одному оптрону 57, в каждом из модулей 55 и 56, а номеоптронов будут однозначно определять младшую и старшую цифры результата умножения в позиционном коде, Матрица 6 суммирования работает аналогично матрице 5 умножения с той лишь разницей, что после подачи управляющего сигнала на второй управлякиций вход 19 матрицы 6 и фиксации результата сложения в виде одного сработавшего регенеративного оптрона 68-68 (m-1) из m составляющих модуль 67 и регенеративного оптрона 66 переноса требуется последовательный сдвиг при считывании из матрицы 6 суммирования, что обусловлено принципом работы накапливающего сумматора 7, Это достигается подачей на первый управляющий вход 16 импульсов управления с программного блока управления и рекурентными оптическими связями между регенеративными оптронами 68О-68 (m-1) модуля 67 посредством управлякнцих фотоприемНаличие оптических входов и выходов позволяет значительно повысить помехозащищенность матрицы умножения, развязать цепи, добиться большой нагрузочной способности по одному оптическому каналу первого и второго как входов, так и выходов ° Кодирующая матрица, собственно матрица фотоприемников, конструктивно легко выполнима, однородна, что упрощает все устройство в целом.

1) 98514! 198514

1198514

1198514

Составитель E. Захарченко

Редактор M.Äûëûí Техред Л.Мартяшова Корректор, О. Луговая

Заказ 7722/48 Тираж 709 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4