Устройство для деления
СОЮЗ СОВЕТСКИХ
СОЦИЛЛИСтИЧ СКИХ КСПУЬЛИК ф 1 » т= ., p а91 <Ю М й;.,", т„ .0 4 06 Г 7.т 52 E
° l - .. т.т!
ОПИСАНИЕ ИЗОБРЕТЕНИЯ мтт j, ае "--c» iJ т,,", - жт»т=; . " =хт:= зс:жиюжжБзйжОВВетйлттхтт."т т»т"юг% й« й2х.-Г. «т...., «Р ф тттф
1 I
1
,Я®
ГОСУДа=стНЕНКЫй КОМИТЕТ СССР
JO ДСЛАМ ИЗОБРЕТКККЙ И ОтйИГГИ1
К АВТОРСКОМУ СВКДЕТЕЛЬОТЕР (21) 3774580/24 — 24 (22) 19.07.84 (46) 07.01.86. Вюл. М - 1 (7 1) Ордена Ленина институт кибернетики им. В.M.ÃJTóJoêoaà (72) A.Ô.Êóðãàåa и В. Н, Опанасен— ко (53) 681. 325 (088.8) (56) Авторское свидетельство СССР
Ф 857977, кл. G 06 F 7/52,1980.
Авторское свидетельство СССР
Ф 802962, кл. G 06 F 7/52, 1978» (54)(57) УСТРОЙСТВО ДЛЯ ДЕЛЕНИЯ, содержащее регистры делимого, целителя, блок деления, "(К к -разрядных умножителей (и — разрядность делимого и делителя), сумматор, вычитатель и блок управления, причем выходы делителя и делимого устройства соединены соответственно с информационным входом регистра делимого, выходы 2 к старших разрядов которого соединены с первыми входами блока деления и вычитателя, ВТо рой вход которого соединен с выходом сумматора, первый и второй информационные входы которого соединены с выходами K старших и К младших разрядов т к умножителей соответственно, первый и второй входы которых соединены соответственно с выходами блока деления и регистра делителя, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в него введены вычитающий счетчик, второй сумматор, три группы элементов И, буферный регистр, демультиплексор и регистр частного, а блок управления содержит счетчик, эп"= 3 ул ь г а т а jj c T 1 o J. c T a Fi o o ÿ iJ J J JJ e H b! в.. :;Одамк регистра частногс. кн. .." рмгц»".oaabJå входы кото:Ого соединены С В -ткодаМИ дЕМУЛЬТИПЛ;--K:,::..Opa КнфОрмгцконный вход которого соедкнен с ВЫХОДО ВЫЧКТгЮЩЕ O СкгтЧККа КН QOO» гттКОНН ти -Зъ-ОП Котооот О СОЕ ттт»Hе;,; abDJОдotJ бттoJ<г дc- ттт т-;ня, втopой информационный эхо;; котсрогo соедк— :iеHJ UыхОдОм старшкх pазряцсэ регж тра делителя, ргзряцные выХОДЫ КОТОРОГO СОЕДКНЕНЫ С ПЕОВЫМИ вхсдамк элементов И первой группы, вторые входы которого соединены со счетным входом вычктаюшего счетчика и выходом знакового разряда вычктателя, разрядные выходы которого соединены с первым информационным вхоДОМ ВТОРОГО СУММа!РРа, ВтотРОЙ КН формацкснный вход которого соединен с выходамк элементов И первой группы, а выход — с первымк вхоцамк элеменов И второй группы, arсрые входы KoTopbãñ соединены о первым управляющим входом демульткплексора и BbJ— ХОДО1 ПЕРВОГО и ВХОДОМ ВТОРОГO эле:.::"=-итон " àäåðæ,",êè блокbJ управлтен-.-я,, выход второго элемента задержкк ко торого соединен с первымк входамк элементов И третьей группы и счетным входом счетчика блока управления, информационный вход которого соединен с входом кода числа циклов устройства, тактовый вход которого coeцкнен с первым входом элемента И блока управления, второй вход кс -oрого соединен с выходом Окончания работы устройства и выходом элемента ИЛИ блока управления, выходы которого соединены с разрядными выходами счетчика блока управления и вторым управляющим входом демультиплексора, выходы элементов И второй группы соединены с информационным входом бу203515 ферного регистра, разрядные выходы которого соединены с вторыми входами элементов И третьей группы, выходы которых соединены с вторым информационным входом регистра делимого. Изобретение относится к вычислительной технике и может быть использовано при делении и -разрядных чисел. Цель изобретения — повышение быстродействия устройства. На фиг. 1 приведена блок-схема устройства для деления; на фиг.2 структурная схема блока управления на фиг. 3 — временная диаграмма работы устройства. Устройство содержит регистры 1 делимого и 2 делителя„ блок 3 деления, H/ê К -разрядных умножителей 4, вычитающий счетчик, первый сумматор 6, вычитатель 7, второй сумматор 8, три группы элементов И 9 — 11, буферный регистр 12, блок 13 управления, демультиплексор 14, регистр 15 частного, выход 16 знакового разряда вычитателя 7, выходы 17— 19 блока 13 управления, выход 20 блока 13 управления окончания работы устройства. Блок 13 управления содержит элемент И 21, первый элемент 22 задержки, второй элемент 23 задержки, счетчик Сч 24 и элемент ИЛИ 25. На временной диаграмме работы /" ll устройства „ и время задержки элементов 22 и 23 задержки соответственно: 1,2,3,..., @ — число циклов работы устройства. Вход ТИ блока 13 управления является тактовым входом устройства, выходы А устройства — информационные входы регистра 1 делимого, входы В устройства — информационные входы регистра 2 делителя, вход и блока 13 управления - вход кода числа циклов устройства, а выходй С регистра 15 частного — выходы результата устройства, Устройство работает следующим образом. В исходном состоянии в регистре 1 делимого хранится прямой код и -разрядного делимого, в регистре 2 делителя — прямой tl -разрядный код делителя, в счетчике Сч 24 — константа Я числа циклов деления, буферный регистр 12 и регистр 15 частного обнулены. Предполагается, что делимое и делитель — правильные 10 положительные дроби и делитель по абсолютной величине больше делимого. Процесс определения частного состоит .из и циклов (где т = н /k — число K -разрядных групп 15 частного). Первый цикл начйнается с определения старшего К -разряцного разряда частного, который формируется в блоке 3 деления, на входы которого 20 поступают выходы 2 К старших разрядов регистра 1 делимого и выходы старших разрядов регистра 2 делителя. Разность между значением частного, получаемым при делении 25 -разрядных чисел, и значением частного, получаемым при делении 2k старших разрядов делимого на старших разрядов делителя, заключена в пределах 30 О > Е -2 Значение k-разрядного частного, получаемого при делении усеченных чисел„ может быть либо равно значению старших,k разрядов частного, 35 получаемого при делении H -разрядных чисел, либо больше его на единицу младшего разряда с весом 2 С помощью умножителей 4 и сумматора 6 формируется произведение -разряд40 ного делителя на 1 -разрядное частное, а с помощью вычитателя 7 — очередной остаток, определяемый как разность между содержимым регистра I делимого и содержимым сумма45тора 6 ° 12О35 i t5 Результат с выходов вычитателя 7 поступает на первые входы сумматора 8, на вторые входы которого в случае отрицательного остатка поступает через элемент И 11 группы делитель с выходов регистра 2 делителя. Если остаток на выходе вычитателя,7 положителен, то на выходе 16 нуль и остаток на сумматоре 8 складывается с нулевым значением на выходах элементов И 11 группы. Результат с выходов сумматора 8 через элементы И 9 группы под управлением сигнала 17 .,с выхода блока 13 управления записыг вается в буферный регистр 12. В случае отрицательного остатка получено k-разрядное частное с избытком на -к единицу младшего разряда с весом 2 поэтому в вычитающем счетчике 5 под управлением выхода 16 знакового разряда вычитателя 7 выполняется уменьшение k-разрядного частного на единицу младшего разряда; результат 1 этого вычитания — точное значенИе k-разрядного частного — через демультиплексор 14 под управлением сигналов 17 и 19 с выходов блока 13 управления записывается в старший разряд регистра 15 частного. Положительный остаток с выходов буферного регистра 12 под управлением сигнала 18 с выхода блока 13 управления со сдвигом на 1 разрядов влево (в сторону старших разрядов) записывается в регистр 1 делимого и служит в следующем цикле в качестве делимого. В конце цикла сигналом с выхода второго элемента 23 задержки выполняется уменьшение содержимого счетчика Сч 24 на единицу младшего разряда. В каждом последующем цикле в регистр 15 частного записываются очередные Е-разрядные разряды точного . частного, начиная со старшего разряда, получаемого в первом цикле. 1203515 Составитель Е. Захарченко Техред И.Асталош Корректор А.Обручар Редактор В.Петраш Заказ 8417/51 Тираж 709 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д.4/5 Филиал ППП "Патент", г.ужгород, ул.Проектная, 4
