Запоминающее устройство с коррекцией информации

 

Изобретение относится к вычислительной технике, а более конкретно - к цифровым запоминающим устройствам , предназначенным для использования в универсальных специализированных и управляющих ЭВМ, в системах сбора и обработки информации, в различных системах контроля, управления и т.д. Цель изобретения - упрощение устройства. Устройство содержит накопитель из числовых и разрядных шин, в перекрестиях которых установлены диодные запоминающие элементы, коммутаторы , регистры, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, 0ЛОК контроля на четность. В устройстве при считывании осуществляется коррекция выходной информации , если искажение последней вызвано неисправностью разрядных шин. 1 ил. О)

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (19) (И) (Я) 1 G 11 С 29/ОО

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMV СВИДЕТЕЛ6СТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3756159/24-24 (22) 27.06.84 (46) 28.02.86. Бюл..9 8 (72) В. И. Эннс (53) 681 ° 327(088.8) (56) Мак-Вильямс Д., Слоэн Н. Д, А, Теория кодов, исправляющих ошибки, М,: Связь, 1979, с. 267.

Электроника, 1981, т. 54, Ф 9, с. 36. (54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С КОРРЕКЦИЕЙ ИНФОРМАЦИИ (57) Изобретение относится к вычислительной технике, а более конкретно — к цифровым запоминающим устрой ствам, предназначенным для использования в универсальных специализированных и управляющих ЭВМ, в системах сбора и обработки информации, в различных системах контроля, управления и т.д. Цель изобретения — упрощение устройства. Устройство содержит накопитель из числовых и разрядных шин, в перекрестиях которых установлены диодные запоминающие элементы, коммутаторы, регистры, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, блок контроля на четность.

В устройстве при считывании осуществляется коррекция выходной информации, если искажение последней вызвано неисправностью разрядных шин. с

1 ил. ф

1215137

Изобретение относится к вычислительной технике, а более конкретно к цифровым запоминающим устройствам, предназначенным для использования в универсальных, специализированных счетных управляющих ЭВМ, в системах сбора и обработки информации, в различных системах контроля, управления и т.д.

Цель изобретения — упрощение устройства.

На чертеже изображена структурная схема запоминающего устройства с коррекцией информации.

Устройство содержит накопитель 1, дешифратор 2 разрядных шин, дешифратор 3 числовых шин, блок 4 формирования адресных сигналов, имеющий выходы 5. Накопитель 1, в свою очередь, содержит числовые 6 и разрядные 7 шины, в перекрестиях которых установлены диодные запоминающие элементы 8. Устройство также содержит генератор 9 тактовых импульсов, коммутаторы 10, регистры 11, элементы 12 ИСКЛЮЧА10ЩЕЕ ИЛИ, блок 13 контроля на четность.

° Запоминающее устройство (ЗУ) работает следующим образом.

При обращении к ЗУ в первую очередь возбуждаются разрядные шины 7 накопителя 1, соответствующие адресным сигналам А -А, поступившим в

ЗУ, На возбужденных разрядных шинах устанавливается потенциал логической "1". На возбужденных отказавших разрядных шинах потенциал логической "1" не устанавливается. В соответствии с потенциалом на возбужденных шинах 6 регистры 11 устанавливаются через коммутаторы 10 в одно из двух состояний: логической

"1", соответствующее логической "1" ° на шине 6 (шина исправна), либо логической "1", соответствующее логическому "0" на шине 6 (шина неисправна). После возбуждения одной числовой шины в соответствии с адресным сигналом A „-А, т.е.перехода ее из состояния логической "1" в состояниелогического "0", в зависимости от информации, записанной в запоминающих элементах 8, на разрядных шинах 7 устанавливаются либо логическая "1", либо логический "0". В зто время управляющий сигнал, посту-

10 рованном виде.

15 В противном случае инвертирования не происходит. Если слово четное, происходит.

Формула

25

45 50

55 лающий из генератора 9, переводит коммутаторы 10 в другое состояние.

Слово, считанное с запоминающих элементов 8 накопителя 1, проверяется на четкость в блоке 13 и, если слово нечетно, то на выходах регистров 11 появляются сигналы логичес" кой "1" либо логического "0" в зависимости от их состояния, Если с выхода регистра 11 на вход элемента

12 поступает логическая "1", то разряд, считанный из накопителя, поступа т на выход элемента 12 в инвертито на выходах регистров 11 все логические "0" и инвертирования не изобретения

Запоминающее устройство с коррекцией информации, содержащее накопитель, дешифратор разрядных шин, дешифратор числовых шин, блок формирования адресных сигналов, блок контроля на четность, элементы ИСКЛЮЧАЮЩЕЕ

ИЛИ, выходы которых являются информационными выходами устройства, причем адресные входы накопителя подключены соответственно к выходам дешифраторов

-J разрядных и числовых шин, входы которьтх соединены с выходами блока формирования адресных сигналов, входы которого являются адресными входами устройства, о т л и ч а ю щ е е с я тем, что, с целью упрощения устройства> в него введены коммутаторы, регистры и генератор тактовых импульсов, вход которого является управляющим входом устройства, один иэ выходов подключен к управляющему входу дешифратора числовых шин, а другой выход генератора тактовых импульсов соединен с управляющими входами коммутаторов, информационные входы которых подключены к выходам накопите" ля, одни из выходов коммутаторов соединены с входами блока контроля на четность и первыми входами элементов

ИСКЛЮЧАЮЩЕЕ ИЛИ, вторые входы которых подключены к выходам регистров, ин-. формационные входы которых соединены с другими вь ходами коммутаторов, управляющие входы коммутаторов соединены с выходом блока контроля на четность.

1215137

s;

Составитель В. Рудаков.

Редактор А. Гулько Техред ЛМикеш Корректор А. Зимокосов

Заказ 910/58 Тираж 544 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Иосква, Ж-35, Раушская наб,, д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4