Устройство для формирования адреса памяти

 

Изобретение относится к области вычислительной техники. Цель изобретения - повьпиение быстродействия. Цель достигается соответствующими связями между двумя регистрами, коммутатором и элементом ИЛИ, из которьгх состоит схема устройства. Изобретение предназначено для использования в устройствах памяти вычислительных систем, разрядность адреса которых ограничена. 1 шт. to to 4;: 00

COOS СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

„„SU„„ I 224804 (50 4 06 F 9 36

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬП ИЙ (21) 3753724/24-24 (22) 13.06.84 (46) 15.04.86. Бюл. В 14 (72) Б.Н.Болотин (53) 681.32(088.8) ° (56) Дж. Уокерли. Архитектура и программирование микро-3BM. M. Мир, 1984, с. 280-287, рис. 7.23.

Авторское свидетельство СССР

У 1160409, кл. С 06 F 13/00, 1984. (54) УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ АДРЕСА ПАМЯТИ (57) Изобретение относится к области вычислительной техники. Цель изобретения — повышение быстродействия.

Цель достигается соответствующими связями между двумя регистрами, коммутатором и элементом ИЛИ, из которых состоит схема устройства. Изобретение предназначено для использования в устройствах памяти вычислительных систем, разрядность адреса которых ограничена. ил.

1224804

30 ,l$

40 фЯ

Изобретение относится к вычислительной технике и предназначено для использования в устройствах памяти вычислительных систем, разрядность адреса которых ограничена.

Белью изобретения является повышение быстродействия устройства.

На чертеже изображена схема устройства.

Устройство содержит регистры

1 и 2, коммутатор 3, элемент ИЛИ 4, входы 5 адреса устройства, 6 записи и 7 считывания устройства, выходы

8 старших разрядов и 9 младших разрядов адреса устройства, вход 10 признака вывода старших разрядов адреса устройства.

Устройство работает следующим образом.

На вход 5 устройства подается адрес, значение которого соответствует коду, который должен быть записан в регистр 2, а на вход 7 устройства подается сигнал чтения памяти, по которому элемент ИЛИ 4 вырабатывает сигнал записи, поступающий на синхровход регистра 1. Таким образом, в регистр 1 будет записана информация о старших адресах физической памяти.

По сигналу, поступающему с входа

10, информация с выхода регистра 1 записывается в регистр 2. Разрядность регистров 1 и 2 ран ".а разрядности Рд адресного слова устройства.

Разрядность информационных входов и выхода Р коммутатора связана с

Р следующим соотношением P> = М Р где М вЂ” количество информационных входов коммутатора.

Выходы с первого no M é второго регистра имеют разрядность P и подV, ключены к соответствующим входам коммутатора 3.

Формирование физического адреса осуществляется следующим образом.

На вход 5 устройства поступает логический адрес, на входы 6 или 7 сигнал записи или считывания соответственно, адрес записывается в регистр 1 и его младшие разряды rioступают на выход 9 устройства. Старшие разряды логического адреса в количестве n = fog М поступают на ст. р z управляющий вход коммутатора 3 и управляют коммутацией на выход 8 устройства информации с соответствующего выхода регистра 2.

Совокупность младших разрядов регистра 1 и разрядов с выхода коммутатора 3 образуют физический адрес устройства, разрядность которого превышает исходную величину Р> при соответствующем выборе параметра M.

Фо р мул а и з о бр е т е н ия

Устройство для формирования адреса памяти„ содержащее два регистра, коммутатор и элемент ИЛИ, причем выход первого регистра подключен к, информационному входу второго регистра, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, информационный вход первого регистра подключен к адресному входу устройства, входы записи и считывания которого подключены к входам элемента ИЛИ, выход которого подключен к синхровходу первого регистра, первая и вторая группы разрядов выхода которого подключены соответственно к управляющему входу коммутатора и к выходу младших разрядсн адреса устройства, выход коммутатора подключен к выходу старших разрядов адреса устройства, информационные входы коммутатора с первого по М-й подключены к выходам второго регистра соответственно с первого по М-й,, где М вЂ” количество информа" ционных входов коммутатора. счнхровход второго регистра подключен к входу признака вывода старших разрядо адреса устройства.

1224804

Составитель M.Ñèëèí

Редактор Н.Слободяник Техред Н.Бонкало Корректор В.Синицкая

Заказ 1953/48 Тираж 671 Подписное

ВНИИПИ Гасударственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4