Формирователь адреса

 

ФОРМИРОВАТЕЛЬ АДРЕСА, содержащий коммутатор, счетчики младшег.о и старшего адресов, группа адрес ных входов формирователя соединена с группой информационных входов коммутатора , первый и второй выходы которого соединены соответственно .с информационными входами счетчиков младшего и старшего адресов, входы управления записью которых соединены .с соответствующими входами управления записью формирователя тактовый вход которого соединен со счетным входом счетчика младшего адреса, о т л и чающийся тем, что, с целью упрощения формирователя, он содержит триггер, 3) - и R- входы которого соединены с входом разрешения счета формирователя, выход переноса счетчика младшего адреса соединен с (-входом триггера, выход которого соединен со счетным входом счетчика старшего адреса, разрядные выходы счетчиков младшего и старшего адресов являются соответственно выходами младшего и старшего адресов формирователя .

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК сю40 067 936

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТ19 (21) 3686944/24-24

° ° ° ° °

22) 04,01.84 ,. 46) 23 ° 12 ° 85. Бюл. У 47 (72) Г.А.Лукашис и И.Д.Иньшина (53) 681.325(088.8) (56) Авторское свидетельство СССР

У 714397, кл.. G 06 F 9/36, 1974.

Процессор СМ-1П А131-10 3,057.145 (блок управления БУ-81 ДВ 3.057,129 ЭЗ) базового вычислительного комплекса

CM-1. Разработ. HIIO "Импульс", Северодонецк, Ворошиловградской обл. (54)(57 ) ФОРМИРОВАТЕЛЬ АДРЕСА, содер иащий коммутатор, счетчики младшего и старшего адресов, группа адресных входов формирователя соединена с группой информационных входов коммутатора, первый и второй выходы которого соединены соответственно .с ин„SU„„1200290 A формационными входами счетчиков младшего и старшего адресов, входы управления записью которых соединены .с соответствующими входами управления записью формирователя тактовый вход которого соединен со счетным входом счетчика младшего адреса, о т л ич а ю шийся тем, что, с целью упрощения формирователя, он содержит триггер, Я вЂ” и R -- входы которого соединены с входом разрешения счета формирователя, выход переноса счетчика младшего адреса соединен с -входом триггера, выход которого соединен со счетным входом счетчика старшего адреса, разрядные выходы счетчиков младшего и старшего адресов являются соответственно выходами младшего и старшего адресов форин- С„ рователя.. 1200290 2

16 счетчика 1, выходы 17 старших pasрядов коммутатора 3, информационный вход !8 счетчика 2.

Устройство работает следующим об5 разом.

При предварительной записи информации с коммутатора 3 в,любую часть или в обе одновременно сигналы пред- . варительной записи подаются в необ!

О ходимом наборе на входы 6 и 7. При этом на входе 5 - логический "0" (счетные импульсы .не подаются ) и на входе 12 — логический "0". Последнее приводит к тому, что динамический D-триггер 4 устанавливается по в.-.оду 14 в состояние 0". При этом нулевой уровень на выходе 9 обеспечивает ."0" на счетном входе 8 счетчика 2, исключая возможность появления ложного сигнала. Поэтому при отсутствии на входе 7 сигнала предварительной записи информация в старшей части сохраняется.

Изобретение относится к вычислительной технике, а именно к формирователям адреса, предназначенным для применения в цифровой вычислительной технике, которые могут быть использованы при построении устройства с микропрограммным управлением, а также для управления запоминающими устройствами.

Цель изобретения — упрощение формирователя адреса за счет ликвидации соединений выходов регистра адреса с входами коммутатора.

Предлагаемое схемное отделение 15 одной части от другой введением динамического 3-триггера обеспечивает клапанирование сигнала. переноса в виде перепада с "0" на "1" при работе в режиме счета двух частей. В ре- 20 зультате.отпадает необходимость передачи сигналов с выходов старшей части регистра адреса на его входы через коммутатор для сохранения ин- формации старшей части во избежание ее ложного срабатывания, так как старшая часть адресного регистра имеФ ет связь с младшей только в режиме счета двух частей для передачи сигнала переноса в виде изменения уровня сигнала с "0" на "1". . На чертеже представлена функциональная схема формирователя адре- ° са.

Формирователь адреса содержит

35 счетчик I младшего адреса, счетчик 2 старшего адреса, коммутатор 3, дина- мический 3-триггер 4, тактовый вход

5, входы 6 и 7 управления записи, счетный вход 8 счетчика 2, выход 9 динамическогоЭ -триггера 4, выход 10 переноса младшей части, вход 11 синхронизации динамическогб 9 -триггера 4, вход 12 разрешения счета, информационный вход 13, вход 1.4 раздельII 11 ° ной установки в состояние 0 дина1мического Р -триггера 4, выходы 1 5 -., младших разрядов коммутатора 3, вход

Для работы в качестве счетчикатолько младшей части на вход 5 подаются счетные импульсы, а на входе 12 должен быть потенциал "0", который приводит к запрету счета старшей части.

Дпя счета обеих частей необходимо на входы 5 и 12 одновременно подавать импульсы счета единичной полярности. Тогда, если возникает перенос младшей части в виде перепада с

"0" на "!" на выходе 10, т.е; на входе ll (при наличии на входах 13 и

14 сигнала единичной полярности ), динамический Д-триггер 4.переключается, в состояние "1", что равносильно выдаче сигнала переноса в виде перепада с "0" на "1" на входе 8, Таким образом, перенос из младшей части в старшую передается только в режиме счета обеих частей, обеспечивающем последовательное соединение счетчиков (и во время подачи счетных им"пульсов).

1200290

Составитель Г.Пономарева

Техред О.Неце Корректор И.Муска

Редактор В.Петраш

Филиал ППП "Патент", г.ужгород, ул.Проектная,4

Заказ 786о9/55 Тираж 709 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

l)3035, Москва, Ж-35, Раушская наб., д. 4/5