Устройство для коррекции числа импульсов по параметру

 

Изобретение может быть ис-. пользовано в системах автоматического контроля и измерения расхода нефтепродуктов и сжиженных газов. Устройство позволяет повысить точность коррекции частоты импульсной последовательнойти, генерируемой измерительным устройством расхода -сред, за счет реализации нелинейной корректирующей зависимости. Устройство содержит датчик параметра, по которому осуществляется коррекция, два преобгразователя единичного импульса в серию , два делителя с регулируемым коэффициентом деления и сумматор. 7 3.п. ф-лы, 4 ил.

СОЮЗ СОВЕТСКИХ

СОцИАЛИСТИЧЕСН ИХ

РЕСПУБЛИК (19) (И) .А1 (59 4 G 06 F )5/46

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ASTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPblTl44 (21) 3785553/24-24 (22) 27.08 ° 84 (46) 30.04.86. Бюл. В 16 (71) Волго-Уральский научно-исследовательский и проектный институт по добыче и переработке сероводородсодержащих газов (72) В.Е.Щербина, О.С.Михайлов и Ю.А.Десяткин (53) 62-50(088.8) (56) Авторское свидетельство СССР

У 911162, кл. G 06 F 1/56, 1982.

Авторское свидетельство СССР

В 334544, кл. GI 05 В 5/01, 1972. (54) УСТРОЙСТВО ДЛЯ КОРРЕКЦИИ ЧИСЛА

ИМПУЛЬСОВ ПО ПАРАМЕТРУ (57) Изобретение может быть ис- . пользовано в системах автоматического контроля и измерения расхода нефтепродуктов и сжиженных газов.

Устройство позволяет повысить точность коррекции частоты импульсной последовательности, генерируемой измерительным устройством расхода сред, за счет реализации нелинейной корректирующей зависимости. Устррйство содержит датчик параметра, по которому осуществляется коррекция, два преоб-. разователя единичного импульса в серию, два делителя с. регулируемым коэффициентом деления и сумматор.

7 з.п. ф-лы, 4 ил.

No

1!в

1 12281

Изобретение относится к средствам автоматизации, вычислительной и измерительной технике и может использоваться в системах автоматического контроля и измерения расхода нефти, нефтепродуктов, сжиженных газов, газовых конденсаторов,а также в цифровых системах контроля и управления.

Целью изобретения является ловышение точности коррекции измеритель- >0 ных устройств расхода сред по входному параметру путем обеспечения возможности коррекции частоты импульсной последовательности, генерируемой измерительным устройством расхода 15 сред согласно следующей зависимости: где N — частота входной последова- 20

O тельности импульсов;

N — частота выходной последоваВ тельности импульсов;

К и К вЂ” положительные коэффициенты, 1 определяемые эксперименталь- 25 но; — величина параметра.

При необходимости степень знаменателя формулы (1) может быть увеличена до произвольного и. 30

На фиг.1 приведена структурная схема устройства;на фиг.2 — то же, дешифратора преобразователя единичного импульса в серию; на фиг.3— то же, блока совпадения и блока переключателей преобразователя единичного импульса в серию; на фиг,4— . временные диаграммы работы сумматора, Устройство состоит из датчика 1 40 параметра, первого преобразователя

2 единичного импульса в серию, первого делителя 3 с регулируемым коэффициентом деления, сумматора 4, второго преобразователя 5 единичного импульса в серию и второго делителя

6 с регулируемым коэффициентом деления.

Первый преобразователь 2 единичного импульса в серию содержит

50 мультивибратор 7,первый, второй, третий, четвертый, пятый элементы

И 8-12 соответственно, первый 13, второй 14, третий 15 счетчики, первый 16 и второй 17 дешифраторы, первый 18 и второй 19 триггеры, элемент HE 20, блок 21 совпадения и блок 22 переключателей. Второй преобразователь 5 единичного импульса в серию аналогичен первому преобразователю 2 единичного импульса в серию и содержит мультивибратор 23, с первого по пятый элементы И 24-28, с первого по третий счетчики 29-31, первый 32 и второй 33 дешифраторы, первый 34 и второй 35 триггеры, элемент HE 36, блок 3? совпадения и блок 38 переключателей.

Первый делитель 3 с регулируемым коэффициентом деления содержит счет чик 39, счетный вход которого является входом делителя 3, блок 40 переключателей и блок 41 совпадения.

Второй делитель 6 с регулируемым коэффициентом деления выполннен аналогично первому делителю 3 и содержит счетчик 42, блок 43 переключателей и блок 44 совпадения.

Сумматор 4 содержит первый 45 и второй 46 триггеры, первый 47 и вто" рой 48 элементы задержки, первый 49 и второй 50 элементы И и элемент

ИЛИ 51.

Дешифраторы 16,17,32 и 33 идентичны и содержат элемент И 52.

Блоки 2!,37,41 и 44 совпадения идентичны и содержат ряд элементов

ИСКЛЮЧАЮЩЕЕ ИЛИ 53, ряд инверторов

HF, 54, элемент И 55, первую 56 и вторую 57 информационные шины.

Блоки 22,38,40 и 43 переключателей идентичны и содержат ряд переключателей 58, имеющих по три клеммы каждый.

Устроиство работает следующим образом.

Частотный сигнал F, пропорциональный параметру t, с выхода датчика 1 параметра поступает на первый вход первого преобразователя 2 единичного импульса в серию

F=n,t, (2) где n; — коэффициент передачи датчика 1 параметра.

На второй вход первого преобразователя 2 поступает выходная импульсная последовательность N с выхода сумматора 4, Первый преобразователь 2 единичного импульса в серию на каждый импульс, поступающий íà его второй вход, пропускает на свой выход по nyF импульсов, поступающих на его первый вход. На его выходе лоявляется импульсная последовательность N равная

N n FN n пС11, (3) 228118 4 рован импульс, длительность которо

ro Тс равна

r (4) 3 1 где nä — постоянный коэффициент,определяемый конструктивными особенностями преобразователя 2.

Принцип работы первого преобразователя 2 единичного импульса в серию состоит в следующем.

По заднему фронту импульса, поступающего на его второй вход, начинает формироваться импульс стандартной дли тельности Т . Из импульсной последовательности F, поступающей на первый вход первого преобразователя 2, формируется вспомогательная импульсная последовательность f, состоящая из пакетов импульсов, причем каждый из пакетов имеет общую длительность

Т, состоит из импульсов последовательности F а начало каждого пакета импульсов соответствует окончанию каждого импульса последовательности, поступающей на второй вход первого преобразователя 2. Импульсная последовательность Г делится на необходимый коэффициент (в общем случае имеющий целую и дробную части), и полученная в результате деления импульсная последовательность И проходит на выход первого преобразователя 2 единичного импульса в серию. .Передним фронтом импульса последовательности М первый триггер 18 усв танавливается по второму входу (входу S} в состояние "1". Сигнал логичЕской единицы с его прямого выхода открывает второй элемент И 9 по первому входу. Импульсы последовательности N инвертируются элементом

НЕ 20. Во время паузы последовательности N импульс с выхода элемента

НЕ 20 проходит через открытый второй элемент И 9 на второй вход первого элемента И 8 и открывает его. В течение времени, когда первый элементИ 8 открыт, импульсы опорной частоты от мультивибратора 7 проходят на счетный вход первого счетчика 13 и подсчитываются им. Когда число импульсов, подсчитанное первым счетчиком 13, совпадет с числом, заданным в первом дешифраторе 16, последний выдает сигнал логической единицы.

Это сигнал сбрасывает в нуль первый счетчик 13 по сбросовому входу и первый триггер 18 по первому входу (входу В). При этом второй элемент И 9 закрывается. В результате работы данной части преобразователя 2 на выходе второго элемента И 9 сформи5 где h — число импульсов, отсчитанное первым счетчиком 13;

Т„=1/f период следования импульсов опорной частоты от мультиl0 вибратора 7.

Передний фронт импульса Т соотс ветствует заднему фронту импульса последовательности N . Длительность

Т выбирается равной около 1/3 минимального периода следования импульсов входной последовательности N

Импульсы с длительностью Т постуе пают с выхода второго элемента И 9 на первый вход третьего элемента

И 10 и открывают его. На второй вход этого элемента поступают им- . пульсы последовательности F с первого входа первого преобразователя 2 единичного импульса в серию. На вы 5 ходе третьего элемента И 10 формируется импульсная последовательность

f состоящая из пакетов импульсов, причем каждый пакет по вреиени соответствует первой трети паузы в последовательности N . Средняя час30 тота последовательности г равна

Импульсы последовательности Гт

35 поступают на первые входы че гвертого Il и пятого 12 элементов И. Второй триггер 19 находится при этом в нулевом состоянии. Сигналом логической единицы с его инверсного

40 выхода открыт по второму входу четвертый элемент И 11," который пропускает импульсы последовательности f т на счетный вход второго счетчика 14, Когда второй счетчик 14 отсчитывает

45 импульсов, второй дешифратор 17 формирует на выходе сигнал логической единицы, который сбрасывает в нуль второй счетчик 14 и устанавливает

50 второй триггер 19 в состояние "I"

Э по первому входу (входу S). При этом четвертый элемент И 11 закрывается по второму входу. Сигнал логической единицы, снимаемый с прямого выхода второго триггера 19, открывает пятый элемент И 12 по второму входу. Последующие импульсы последовательности

f проходят на счетный вход третьего счетчика 21 и подсчитываются им. Бло1228118 ком 22 переключателей задается двоичный код числа Ъ . Когда третий счетчик 15 отсчитывает A импульсов блок 2! совпадения формирует сигнал логической единицы, который сбрасывает в нуль третий счетчик 15 и второй триггер 19 по второму входу (входу R). При этом пятый элемент И 12 закрывается по второму входу, а четвертый элемент И ll открывается по второму входу. Работа второй части преобразователя 2 начинает повторяться. Импульсы с выхода пятого элемента И 12 проходят на выходе преобразователя 2 единичного импульс в серию и образуют импульсную последовательность И, которая формируется из импульсной последовательности f$ так, что из каждых Ф, + 9 импульсов последовательности f последовательность

N содержит h импульсов. При этом с частота импульсной последовательности N равна

55 тс n tN =nFN

Q Ъ (, + ъ,77, (6) ответствующим выбором значений

Тс, 9, и % добиваются необходимого значения и

Принцип работы первого дешифрато. ра 16 состоит в следующем.

К информационному входу первого дешифратора 16 подключены выходы тех ячеек первого счетчика 13, которые соответствуют единицам двоичного ко. да дешифрируемого числа h. Поскольку первый счетчик 13 начинает цикл своей работы из начального нулевого состояния, то первое его состояние, при котором на всех входах элемента И 52 первого дешифратора 16 присутствуют логические единицы, соответствует коду числа h. Последующий сброс первого счетчика 13 исключает ошибочное срабатывание первого дешифратора 16. Второй дешифратор 17 работает аналогично первому 16.

Блок 21 совпадения работает следующим образом.

На первый и второй информационные входы блока 21 поступают двоичные коды с информационных выходов третьего счетчика 15 и блока 22 переключателей соответственно, проходят по информа"

14 n, n

N -- ---"t ° N и. и (7) Блок 40 переключателей работает так же, как и блок 22.

На первый вход второго преобразователя 5 единичного импульса в серию поступает частотный сигнал F c выхода датчика 1 параметра, а на второй вход — импульсная последовательность Nä с выхода первого делителя 3

1 с регулируемым коэффициентом деления.

Второй преобразователь 5 единичного импульса в серию пропускает на каждый импульс последовательности М по

n F импульсов от датчика 1 параметра.. При этом на его выходе появляетционным шинам 56 и 57 и подаются на входы ряда элементов ИСКЛЮЧАЮЩЕЕ

ИЛИ 53. Каждый элемент ИСКЛЮЧАЮЩЕЕ

ИЛИ соответствует одному разряду числа Э . Когда значения сигналов на входах отдельного элемента ИСКЛЮЧАЮЩЕЕ ИЛИ совпадают, на его выходе формируется сигнал логического нуля, который инвертируется одним из элементов НЕ ряда элементов НЕ 54. Сигнал логической единицы с выхода этого элемента НЕ поступает на один из входов элемента И 55. Присутствие сигналов логической единицы на всех входах элемента И 55 соответствует совпадению числа, подсчитанного третьим счетчиком 15, с числом h, заданным блоком 22 переключателей. При этом на выходе элемента И 55 формируется сигнал логической единицы, который проходит на выходе блока 21 совпадения. Блок 41 совпадения работает аналогично.

Принцип работы блока 22 переключателей состоит в следующем.

Ряд переключателей 58 состоит из числа переключателей, равного разрядности числа Э . Переводя переклю-, чатели в первое или второе положение, задают в каждом разряде числа

"1"или "О" соответственно. Импульс.

2 ная последовательность Б с выхода первого преобразователя 2 единичного импульса в серию поступает на вход первого делителя 3 с регулируемым коэффициентом деления и делится им на коэффициент деления n, задаваемый вручную, На его выходе получается импульсная последовательность Ы равная

Тс Пг

7 1 ся импульсная последовательность Nравная

П5 где и„ вЂ” постоянный коэффициент, определяемый конструктивными особенностями преобразователя 5 (аналогично коэффициенту n2) °

Принцип работы второго преобразо; вателя 5 единичного импульса в серию аналогичен принципу работы первого преобразователя 2. Различие в работе состоит в том, что на второй вход .преобразователя 5 поступает импульсная последовательность N вместо поР следовательности N . При этом начало

Ь формирования импульса стандартной длительности Т совпадает с задним фронтом импульса последовательности

Б . На выходе второго преобразователя

5 поступает импульсная последовательность N, равная (9) гдеп =-- — — Т

4 2 + г

1 2

I t

3 и 3 — аналоги коэффициентов Я1 и A2 соответственно для первого преобразователя 2.

Импульсная последовательность N

Е с выхода второго преобразователя 5 единичного импульса в серию поступает на вход второго делителя 6 с регулируемым коэффициентом деления и делится им на коэффициент деления пр, задаваемый вручную. На выходе второго делителя 6 с регулируемым коэффициентом деления получается импульсная последовательность N, рав ная

)1 е п1 п2 п4 t2 N (10)

"Е n> n>

Принцип работы второго делителя б с регулируемым коэффициентом деления аналогичен принципу работы первого делителя 2 с регулируемым коэффициентом деления.

Сумматор 4 работает следующим образом.

228118 8 ходят на его выход. С помощью элементов 47,48 задержки формируются вспомогательные импульсные последовательности А и В, сдвинутые во времени на 0,33 TA и на 0,66 Тд„ соответственно (Тд,1 = I/IIдд — минимальный период входной импульсной последовательности NA). По переднему фронту импульса последовательности

11 и рвый триггер 45 устанавливается в состояние "1" по первому входу (входу S). Сигнал логической единицы с его прямого выхода открывает первый элемент И 49 по первому входу. Этот элемент по второму входу пропускает один импульс последовательности А с выхода первого элемента 47 задержки на второй вход элемента ИЛИ 51. Передним фронтом последующего импуль 0 са последовательности N первый

4 триггер 45 сбрасывается в нуль по второму входу (входу В). Аналогичным образом второй триггер 46 по переднему фронту импульса последоу5 вательности 11 по первому входу . устанавливается в "1", открывается второй элемент И 50, и один импульс последовательности В с выхода второго элемента 48 задержки проходит на третий вход элемента ИЛИ 51 . На выходе элемента ИЛИ 51 импульсы последовательностей А и В добавляются в последовательность N в моД менты пауз этой последовательности.

Таким образом, синхронизация вход35 а ных импульсов сумматора 4 осуществляется за счет того, что каждый импульс последовательностей N и N .

Э управляет триггером, который уста40 навливается в "I" не более чем на время между двумя следующими один за другим импульсами последовательности Б,, а затем сбрасываются в "0" передним фронтом последующего импуль45 са Ид. Наложение импульсов подлежа1 . щих суммированию, исключается тем, что для суммирования используются импульсы последовательностей

А и В, которые всегда соответству50 ют паузе последовательности N u

Ц не накладываются один на другой по времени. На выходе сумматора 4 формируется выходная импульсная последовательность N, равная е

Импульсы входной последовательности Ng поступают на первый вход элемента ИЛИ 51, без изменений про55 1 =N +И +

+ --+---- ° t И +

n n, и. е

Nf = 1 д +

° 2 4

П П (II) 1228118

10 откуда

N и, пг

1- — -- t пэ па и ° п г

1 и, и (12) Если обозначить К = ††-- и К и, пг г п п э то формула (12) соответствуи. ет формуле (1).

Таким образом, предлагаемое устройство реализует формулу (1), коэффициенты К, и К которой задают независимо один от другого путем необходимого выбора коэффициентов и,, и и п4 n% соответственно

Точность коррекции числа импульсов по входному параметру можно дополнительно повысить. Для этого необходимо в устройство дополнительно ввести п-2 преобразователей единичного импульса в серию и и-2 делителей частоты с регулируемым коэффициентом деления, где и — показатель степени переменного параметра. Каждый вводимый преобразователь единичного импульса в серию подключается к выходу датчика параметра и выходу предыдущего делителя частоты с регулируемым . коэффициентом деления, а выходом— к входу вводимого делителя частоты с регулируемым коэффициентом деления, подключаемого выходом к сумматору. Таким же образом должны соединяться последующие преобразователи единич ного импульса н серию и делители ча35 стоты с регулируемым коэффициентом деления.

Формула изобретения

1.Устройство для коррекции числа импульсов по параметру, содержащее последовательно соединенные датчик параметра, первый преобразователь еди45 ничного импульса в серию и первый делитель с регулируемым коэффициентом деления, о т л и ч а ю щ е е— с я тем, что, с целью повышения точности коррекции измерительных устройств расхода сред по входному па50 раметру, введены сумматор н последовательно соединенные второй преобразователь единичного импульса в серию н второй делитель с регулируемым коэффициентом деления, причем сумматор

55 соединен первым н вторым входами соответственно с выходами первого и второго делителей с регулируемым коэффициентом деления, а выход — с нто . входом первого преобразователя единичного импульса в серию; второй преобразователь единичного импульса в серию первым входом соединен с выходом датчика параметра, а вторым входом — с выходом первого делителя с регулируемым коэффициентом деления, третий вход сумматора является входом устройства, а выход сумматора - выходом устройства.

2, Устройство по п.1, о т л и— ч а ю щ е е с я тем, что каждый преобразователь единичного импульса н серию содержит мультивибратор, выход которого подключен к первому входу первого элемента И, выход которого соединен со счетным входом первого счетчика, информационный вход первого дешифратора связан с информационным выходом первого счетчика, а выход соединен со сбросовым входом первого счетчика и первым входом первого триггера, выход которого соединен с первым входом второго элемента И, соединенного с вторым входом первого элемента И и первым входом третьего элемента И, второй вход которого является первым входом преобразователя единичного импульса в серию, выход элемента НЕ соединен с вторым входом второго элемента И, а вход соединен с вторым входом первого триггера и является вторым входом преобразователя единичного импульса в серию, первые входы четвертого и пятого элементов И соединены с выходом третьего элемента И, второй счетчик соединен счетным вхо" дом с выходом четвертого элемента И, а информационным выходом - с информационным входом второго дешифратора, выход которого соединен со сбросовым входом второго счетчика. и с первым входом второго триггера, третий счетчик соединен счетным входом с выходом пятого элемента И, а информационным выходом — с первым информационным входом блока совпадения, второй информационный вход которого соединен с информационным выходом блока переключателей, выход блока совпадения соединен со сбросовым входом второго счетчика и с вторым входом второго триггера, инверсный выход которого соединен с вторым входом четвертого элемента И, а прямой выход — с вторым входом пятого эле28118

11 12 мента И, выход которого является выходом преобразователя единичного импульса в серию.

3. Устройство по п.1, о т л и ч аю щ е е с я тем, что каждый делитель с регулируемым коэффициентом деления содержит счетчик, счетный вход которого является входом делителя с регулируемым коэффициентом деления, и блок совпадения, первый информационный вход которого соединен с информационным выходом счетчика, второй информационный вход — с информационным выходом блока переключателей, а выход соединен со сбросовым входом счетчика и является выходом делителя с регулируемым коэффициентом деления., 4. Устройство по п.l, о т л и ч а ю щ е е с я тем, что сумматор содержит два триггера, первый вход первого триггера является первым входом сумматора, первый вход второго триггера является вторым входом сумматора, вторые входы первого и второго триггеров, а также вход первого элемента задержки и первый вход элемента ИЛИ соединены с третьим входом сумматора, первые входы первого и второго элементов И соединены соответственно с,выходами первого и второго триггеров, выходы первого и второго элементов И соединены с вторым и третьим входами элемента ИЛИ соответственно, выход которого является выходом сумматора, второй вход первого элемента И соединен с выходом первого элемента задержки, второй вход второго элемента И соединен с выходом

Ъ второго элемента задержки, вход которого соединен с выходом первого элемента задержки.

5. Устройство по п.2, о т л и ч а ю щ е е с я тем, что каждый дешифратор преобразователей единичного импульса в серию содержит элемент И, входы которого образуют информационный вход дешифратора, а выход элемента И является выходом дешифратора.

6. Устройство по пп.2 и 3, о тл и ч а ю щ е е с я тем, что блок совпадения каждого преобразователя единичного импульса в серию и каждого делителя с регулируемым коэффициентом деления содержит К элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, К инверторов, элемент И и две информационные шины, причем первые ходы каждого из элементов ИСКЛЮЧАЮЩЕЕ ИЛИ образуют первую информационную шину, которая соединена с первым информационным входом блока совпадения, вторые входы каждого из элементов ИСКЛЮЧАЮЩЕЕ ИЛИ образуют вторую информационную шину, которая соединена с вторым информационным входом блока совпадения, выходы элементов ИСК-, ЛЮЧАЮЩЕЕ ИЛИ через инверторы соединены с входами элемента И, выход которого является выходом блока совпадения.

7. Устройство по пп.2 и 3, о тл и ч а ю щ е е с я тем, что блок переключателей каждого преобразователя единичного импульса в серию и каждого делителя с регулируемым коэффициентом деления содержит К переключателей, имеющих по три входа

25 каждый, первые входы переключателей соединены с информационным выходом блока переключателей, вторые входы переключателей соединены с -rrpoaopHHком логической единицы, а третьи вхоЗ0 ды переключателей соединены с проводником логического нуля, каждый переключатель имеет два рабочих положения, в одном из которых замкнуты .первый и второй входы, а в другом— первый и третий входы.

8. Устройство по п.1, о т л и ч аю щ е е с я тем, что, с целью повышения точности коррекции, в него

40 введены и-2 преобразователей единичного импульса в серию и и-2 делителей с регулируемым коэффициентом деления, где n — - требуемый показатель степени корректирующего парамет45 Ра, пРичем каждый преобразователь . соединен входами с выходом датчика параметра и выходом предыдущего делителя с регулируемым коэффициентом деления, а выходом — с входом

50 делителя с регулируемым коэффициентом деления, выход которого соединен с входом сумматора.

1228118

43иг. 2

1228118

8ик. Я

Составитель Ю.Сагалов

Техред И.Попович Корректор M. Максимншинец

Редактор Н.Швыдкая

Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 2288/50

Производственно-полиграфическое предприятие, г, Ужгород, ул. Проектная, 4