Преобразователь угла поворота вала в код

 

Изобретение относится к области автоматики и вычислительной техники и может быть использовано для связи аналоговых источников информации с цифровым вычислительным устро11ством. С целью повышения точности преобразователя выходные сигналы блока 8 СКВТ через коммутатор 9, управляемьш блоком 10 адреса, поступают в блок 11 усилителей. Выходные сигналы блока 11 усилителей через коммутатор 12 октантов поступают на аналоговые входы блока 4 функционального аналого-цифрового преобразователя (ФАЦП). Выходные сигналы переменного тока блока 11 усилителей преобразуются в компараторах 13-16 в прямоугольные импульсы, по фронтам которых формирователь 3 вырабатывает последовательность синхроимпульсов СИ1 и смещенную на четверть периода Т питающего СКВТ напряжения последовательность синхроимпульсов СИ2. Состояние компараторов 13-16 по синхроимпульсам СИ2 запоминается в блоке 17 памяти, а фаза питающего напряжения запоминается в триггере 21 . Из выходных сигналов блока 17 и триггера 21 элементы 22 24 ИСКЛЮЧАЮЩЕЕ ИЛИ формируют два старших разряда кода октанта, а третий старший разряд кода октанта формирует дешифратор 18. По синхроимi (Л N3 Од Oi

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

gg 4 Н 03 И 1/28

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АBTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3804723/24-24 (22) 26.06.84 (46) 15.05.86. Бюл. № 18 (72) В.Л.Теплицкий (53) 681 325(088,8) (56) Авторское свидетельство СССР

¹ 328493, кл. G 08 С 9/04, 1969.

Шмид Г. Устройство и принцип действия преобразователей аналог-код.

Перевод ГОИТИ ¹ 4211(71), 1971, с. 240-241, рис. IV. 25. (54) ПРЕОБРАЗОВАТЕЛЬ УГЛА ПОВОРОТА ВАЛА В КОД (57) Изобретение относится к области автоматики и вычислительной техники и может быть использовано для связи аналоговых источников информации с цифровым вычислительным устройством.

С целью повышения точности преобразователя выходные сигналы блока 8 СКВТ через коммутатор 9, управляемый блоком 10 адреса, поступают в блок 11

ÄÄSUÄÄ 1231610 А1 усилителей. Выходные сигналы блока 11 усилителей через коммутатор 12 октантов поступают на аналоговые входы блока 4 функционального аналого-цифрового преобразователя (ФАЦП). Выходные сигналы переменного тока блока 11 усилителей преобразуются в компараторах 13-16 в прямоугольные импульсы, по фронтам которых формирователь 3 вырабатывает последовательность синхроимпульсов СИ1 и смещенную на чет- верть периода Т питающего СКВТ напряжения последовательность синхроимпульсов СИ2. Состояние компараторов 13-16 по синхроимпульсам СИ2 за поминается в блоке 17 памяти, а фаза питающего напряжения запоминается в триггере 21. Из выходных сигналов блока 17 и триггера 21 злементы 2224 ИСКЛ10ЧА10ЩЕЕ ИЛИ формируют два старших разряда кода октанта, а третий старший разряд кода октанта формирует дешифратор 18. По синхроим1231610 пульсам СИ2 с выхода формирователя 3 В каждом периоде Т код угла формирув блоке 4 ФАЦП формируются. младшие ется дваждына вершинахвыходных сигнаразряды кода угла внутри октанта. лов блока 8 СКВТ. 4 з. п. ф-лы, 3 ил.

Изобретение относится к автоматике и вычислительной технике и может быть использовано для связи аналоговых источников информации с цифровым вычислительным устройством.

Цель изобретения — повышение точности преобразователя путем формирования кода угла дважды за один период опорного напряжения переменного тока на вершинах выходных сигналов синусно-косинусных вращающихся трансформаторов.

На фиг, 1 изображена структурная схема предлагаемого преобразователя, на фиг. 2 и 3 — структурные схемы двух вариантов выполнения формирователя синхроимпульсов, Преобразователь соцержит блок 1 преобразования угла поворота в электрические сигналы переменного тока, модулированные по амплитуде в функции синуса и косинуса угла поворота вала, селектор 2 октантов, формирователь 3 синхроимпульсов, блок 4 функционального аналого-цифрового преобразователя (ФАЦП), источник 5 опорного напряжения переменного тока, первый и второй управляющие входы формирователя 3 синхроимпульсов соединены с выходом генератора 6 импульсов и источника 7 управляющих сигналов соответственно. Блок 1 преобразования угла поворота в электрические сигналы переменного тока содержит блок 8 спнусно-косинусных вращающихся трансформаторов (СКВТ), коммутатор 9, блок 10 адреса. Селектор 2 октантов содержит блок 11 усилителей, коммутатор 12 октантов, первый 13, второй 14, третий 15 и четвертый 16 компараторы, блоК 17 памяти, дешифратор l8, пороговый элемент 19, первый 20 и второй 21 З -триггеры, первый 22, второй 23 и третий 24 элементы ИСКЛЮЧАЮЩЕЕ ИЛИ.

Формирователь 3 синхроимпульсов (фпг. 2) содержит регистр 25, блок 26 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, мажоритар2 ный элемент 27, элемент ИЛИ 28 и эле-:мент 29 задержки. При наличии блока i со значительными фазовыми сдвигами синусного и косинусного сигнальных напряжений относительно друг друга формирователь 3 синхроимпульсов может быть построен по схеме, .представленной на фиг. 3. В этом случае формирователь 3 синхроимпульсов (фиг. 3) содержит регистр 25, блок 30 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, блок 31 триггеров, мажоритарный элемент 32, элемент И 33, элемент ИЛИ 34 и элемент 35 задержки.

Преобразователь работает следующим образом.

Синусно-косинусные сигналы бло ка СКВТ 8, выбранного блоком 10 адреса через коммутатор 9 подаются на

20 блок 11 усилителей, выходами которого являются прямое и инверсное синусное, а также прямое и инверсное косинусное напряжение. Эти сигналы поступают на входы коммутатора 12 октан25 тов и входы четырех компараторов 1316 в таких комбинациях, что на их выходах формируются коды знаков соответственно:

V = Зн 1(0 <О), Ч = S (U (О)

v 9- (u uuu" oo), V„= ;, „(О,-О,>О), 35 где U, 0 — мгновенные значения синусного и косинусного напряжения с прямых выходов блока 11.

Сигналы Ч (t) — V (t) представля1 4 ют собой последовательности прямоугольных импульсов, следующих со скважностью Q = 2, передний и задний фронты которых соответствуют моментам перехода через ноль напряжений

Uz н 0 . Сигналы ׄ— Ч являются

1 11 информационными для формирователя 3

1231610 синхроимпульсов. При отсутствии запрещающего импульса на выходе источника 7 формирователь 3 вырабатывает на втором выходе синхроимпульс СИ 1 (длительностью 1(f, где — частота

Из

3 д на выходе генератора 6 импульсов), а на первом выходе — второй импульс

СИ 2 той же длительности, но следующий после первого через время, приблизительно равное Т(4, где T- пе- 10 риод напряжения источника 5 опорного сигнала.

Импульс СИ 1 стробирует в 9 -триггере 20 фазу опорного напряжения, 15

Ф определяемую пороговым элементом 19.

Зто необходимо для возможности формирования кодов двух старших разрядов угла О„ и 9 в каждом полупериоде напряжения возбуждения СКВТ. 20

Э линейное кодирование младших разрядов 8 — - 9 угла Ы в пределах окN . танта.

55 Запуск блока 4 ФАЦП осуществляется импульсом СИ 2 после установления на выходе коммутатора 12 измеряемого и опорного сигналов.

После поступления сигналов управления на коммутатор 12, на его выходах формируются синусное и косинусное напряжения, приведенные к первому октанту. Эти напряжения поступают в качестве измеряемого и опорного на входы блока 4 ФАЦП, реализующего

Затем через промежуток времени, приблизительно равный Т(4 (с определенным опережением по отношению к Моменту достижения напряжениями 0 и и с своего амплитудного значения) в блоке 17 памяти и 3 -триггере 21 фиксируются значения знаков — Ч, а

1 также знака Z. фазы опорного напряжения, запомненного в триггере 20, Дешифратор, выполненный на элементах 22-24, в соответствии с таблицей истинности формирует коды двух старших разрядов угла 9, и 9,. являющихся достоверными для каждого полупериода напряжения источника 5. Одновременно с этим в дешифраторе 18 формируется код третьего старшего разряда угла 8>= N (U<,U,×,, V<)/ СИ2,а также сигналы уйравления коммутаторов 12 октантов.

1231610

В качестве входных информационных сигналов формирователя 3 синхроимпульсов используются четыре импульсных последовательности с выходов ком5 параторов 13-16.

Первый и второй разряды регистра 25 с синхронной записью, а также первый элемент ИСКЛ10ЧАЮЩЕЕ ИЛИ блока 26 фиксируют любой перепад входного сигнала V„(4) в виде импульса (отрицательной полярности) длительностью T

Аналогично формируются синхроимпульсы и на других выходах блока 26 от перепадов напряжений g ()), М (g), Ч, (5) Однако каждый из этих импульсов может пропадать или смещаться ио времени поскольку импульсные последовательности V,Я)- V (t) искажаются в окрестностях углов, равных соответственно I(p †„ +)I» â€, +p„ и I зи — +П . Поэтому результирующий синх I роимпульс формируется с помощью мажоритарного элемента 27, входы ко25 торого соединены с выходами блока 26.

Ложный спнхроимпульс, который может возникнуть ы.момент срабатыьания ключей коммутатора 9 не пройдет на выход блока 26 и вход элемента 29 за-30 держки, так как будет заблокирован на элементе ИЛИ 28 сигналом блокировки, поступающем с выхода источника 7.

Злемент 29 задержки, который может быть выполнен в виде счетчика с фик- 35 сированным интервалом счета, формирует импульс СИ 2, сдвинутый относительно входного СИ 1 приблизительно на величину четверти периода Т напряжения возбуждения СКВТ.,40

Формирователь 3 синхроимпульсов, представленный на фиг. 2, может быть использован при условии,.чго сдвиг фаз между сигнальными напряжениями

СКВТ не превосходит величины периода выходцой частоты генератора 6.

При больших сдвигах фаз можно использовать усложненный вариант формирователя 3 синхроимпульсов, 50 прецставленный на фиг. 3. В качестве вхоцных информационных сигналов для него достаточно нспользовать люI бые три из Ч, (t) — Ч„(4) . Работа формирователя 3 начинается с первоначального обнуления сигналом источника 7 через элемент ИЛИ 34 блока 31 триггерон. В этом случае на выходе мажоритарного элемента 32 и элемента И 33уровень логического нуля. Пусть теперь один из импульсов с выходов .блока 30 неопределен, а остальные смещены относительно друг друга. Тогда на выходе мажоритарного элемента 32 будет сформирована логическая единица сразу по появлению единичного уровня на любом из остальных выходов блока 30. Полученный перепад, подаваемый на вход седьмого разряда регистра 25 достаточно просто преобразуется в синхроимпульс СИ 1 с помощью элемента И 33. Импульс СИ 2 формируется на выходе элемента 35 задержки и поступает на второй выход формирователя 3 и íà R -входы триггеров блока 31 через элемент ИЛИ 34. После этого формирователь 3 готов к формированию следующего синхроимпульса.

Ложный синхроимпульс, обусловленный переходными, процессами в коммутаторе 9, не сможет сформироваться при подаче на R --входы триггеров блока 31 импульса блокировки через элемент.

ИЛИ 34.

Формула изобретения

1. Преобразователь угла поворота вала в код, содержащий блок преобразования угла поворота в электрические сигналы переменного тока, модулированные по амплитуде в функции синуса и косинуса угла поворота, выходы которого подключены к первому и второму аналоговым входам селектора октантов, формирователь синхроимпульсов, первый выход которого подключен к первым управляющим входам селектора октантов и блока функционального аналого-цифрового преобразования, второй управляющий вход которого соединен с выходом генератора им-. пульсов, а аналоговые входы соединены с аналоговыми выходами селектора октантов, источник опорного напряжения переменного тока, о т л и ч а юшийся тем, что, с целью повышения точности преобразователя, в него введен источник управляющих сигналов, первый, второй, третий и четвертый импульсные выходы селектора октантов подключены к соответствующим информационным входам формирователя синхроимпульсов, первый и второй управляющие входы которого соединены с выходом генератора импульсов и источника управляющих сигналов соответст1231610 дешифратора, синхронизирующие входы второго и первого триггеров и вход первого элемента являются соответстS венно первым, вторым и третьим управляющими входами селектора октантов, выход порогового элемента подключен к информационному входу первого триггера, выход которого подключен к информационному входу второго триггера, синхронизирующий вход второго триггера подключен к синхронизирующему входу блока памяти, а выход подключен к одним входам первого и третьего элементов ИСКЛIОЧАЮЩЕЕ ИЛИ,другие входы которых соединены соответственно с первым выходом блока памяти и выходом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, входы второго элемента

ИСКЛ!ОЧАЮЩЕЕ ИЛИ соединены с вторым выходом блока памяти и выходом первого элемента ИСКЛIОЧАЮЩЕЕ ИЛИ, выходы первого и третьего элементов ИСКЛIОЧАIОЩЕЕ ИЛИ и один выход дешифратора являются цифровыми выходами селектора октантов, а группа выходов дешифратора подключена к управляющим входам коммутатора октантов.

4. Преобразователь по п. 1, о тл и ч а ю шийся тем, что формирователь синхроимпульсов содержит регистр, блок элементов ИСКЛIО IАЮЩЕЕ

ИЛИ, мажоритарный элемент, элемент

ИЛИ и элемент задержки, первая группа информационных входов и синхронизирующий вход регистра являются соответственно информационными входами . и первым управляющим входом формирователя синхроимпульсов, прямые выходы регистра попарно подключены к входам блока элементов ИСКЛЮЧАЮЩЕЕ

ИЛИ,.выходы которого подключены к входам мажоритарного элемента, выход мажоритарного элемента подключен к одному входу элемента ИЛИ, другой вход которого является вторым управляющим входом формирователя, а выход является вторым выходом формирователя и подключен к информационному входу элемента задержки, синхронизирующий вход элемента задержки соединен с синхронизирующим входом регистра, а выход является первым выходом формирователя, инверсные выходы регистра подключены к другой группе его информационных входов.

5. Преобразователь по п. 1, о тл и ч а ю шийся тем, что формирователь синхроимпульсов содержи венно, второй и третий управляющие входы селектора октантов соединены с вторым выходом формирователя синхроимпульсов и выходом источника опорного напряжения переменного тока соответственно.

2. Преобразователь по и. 1, о т— л и ч а ю шийся тем, что блок преобразования угла поворота в элект1 рические сигналы переменного тока, модулированные по амплитуде в функции синуса и косинуса угла поворота, содержит блок синусно-косинусных вращающихся трансформаторов коммутатор и f5 ,и блок задания адреса, выходы блока синусно-косинусных вращающихся трансформаторов подключены к информационным входам коммутатора, управляющие входы которого соединены с выходами

20 блока задания адреса, а выходы ком- мутатора являются выходами блока преЪ образования угла поворота в электрические сигналы переменного тока, модулированные по амплитуде в функ25 ции синуса и косинуса поворота.

3. Преобразователь по и. 1,. о тл и ч а ю шийся тем,что,селектор октантов содержит блок усилителей, коммутатор октантов, первый, второй, 30 третий и четвертый компараторы, блок памяти, дешифратор, пороговый элемент, первый и второй D --триггеры, . первый, второй и третий элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, входы блока усилителей являются первым и вторым аналоговыми 35 входами селектора октантов, а выходы блока усилителей подключены к информационным входам коммутатора октантов, первый и второй выходы которого являются первым и вторым аналоговыми выходами селектора октантов, первые входы первого и второго компараторов соединены с общей шиной, первый и второй выходы блока усилителей подключены к вторым входам первого и второго компараторов соответственно и к первому и второму входом третьего компаратора, четвертый выход блока усилителей подключен к первому входу четвертого компаратора, второи 50 вход которого соединен с первым выходом блока усилителей, выходы первого, второго, третьего и четвертого компараторов являются первым, вторым, третьим и четвертым импульсными выхо-55 дами селектора,октантов и подключены к информационным входам блока памяти, выходы которого подключены к входам

1231610

l0.

10 фиа Ю

Составитель А.Смирнов

Техред И.Попович Корректор М. Самборская

Редактор A.Ðåâèí

Заказ 2660/57

Тираж 816

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписное производственно-полиграфическое предприятие, г.ужгород„ ул.Проектная, 4 регистрi блок элементовИСКЛЮЧАЮЩГЕ ИЛИ, блок триггеров, мажоритарный элемент, элемент И, элемент ИЛИ и элемент задержки, первая группа информационных входов и синхронизирующий вход ре5 гистра являются соответственно информационными входами и первым управляющим входом формирователя синхроимпульсов, первая группа прямых выходов регистра попарно подключена к входам блока ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы которого подключены к синхронизирующим входам блока триггеров, информационные входы которых объединены и подключены к шине питания, а выходы 15 .через мажоритарный элемент подключены к одному информационному входу регистра, вторая группа прямых выходов которого подключена к входам элеменга И, выход элемента И подключен к информационному входу элемента задержки, синхронизирующий вход которого соединен с синхронизирующим входом регистра, а выход элемента задержки является первым выходом формирователя и подключен к одному входу элемента ИЛИ, другой вход которого является вторым управляющим входом формирователя, а выход подключен к входам установки в "О" блока триггеров,инверсные выходырегистра подключены к второй группе его информационных.входов,авыход элементаИ является вторым выходом формирователя.