Суммирующее устройство
Изобретение относится к области цифровой вычислительной техзгаки. Целью изобретения является повьппение быстродействия. Для достижения поставленной цели в устройство введены первый и второй блоки развертки, первая и вторая группы элементов ЗАПРЕТ, блоки коммутадаи, группа элементов И, шины признака операций и соответствующие указанным блокам связи. Введение новых элементов и связей позволило реализовать один из оптимальных алгоритмов выполнения операции суммирования в избыточных г,р-кодах. 1 з.п. ф-лы, 2 ил. S
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИН (,)22 4 G 06 F 7/49
ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
H Д ВТОРСНОМУ СВИДЕТЕЛЬСТВУ Ъ-Ъ,Ф . ° .. (21) 380028 1/24-24 (22) 09.10.84 (46) 30.05.86. Бюп. И - 20 (71) Харьковский ордена Ленина политехнический институт им. В .И.Ленина (72) Н.А. Збродов, В.Г. Воронов, В.Н. Изотов и М.Г. Рохман (53) 681.325.5(088.8) (56) Авторское свидетельство СССР
Ф 559237, кл. G 06 F 7/50, 1976.
Авторское свидетельство СССР
Р 824200, кл. G 06 F 7/49, 1979. (54) СУММИРУ1ОЩЕЕ УСТР011СТНО (57) Изобретение относится к области цифровой вычислительной техники. Це— лью изобретения является повышение быстродействия. Для достижения поставленной цели в устройство введены первый и второй блоки развертки, первая и вторая группы элементов
ЗАПРЕТ, блоки коммутации, группа элементов И, шины признака операций и соответствующие указанным блокам связи. Введение новых элементов и связей позволило реализовать один из оптимальных алгоритмов выполнения операции суммирования в избыточных
r,р-кодах. 1 з.п. ф-лы, 2 ил.
12348
Таблица 1
24 13 7 4 2 1 1
0 0 1 1 0 1
0 1 0 0 1 1
0= — 12
Aí=i
1= — 17
В =1.
С =1.
0 1 1 1 1 1 1
0 0 0 0 0 0 0
1 0 0 1 0 0 0
0 0 0 0 0 0
0 0
1 0 0 1
0 0 0 0 0 0 0
D =1.
1 0 0 1 0 1
0= -29 (результат сложения) С2Н 1
Алгоритм сложения двух операндов
А и В с разными знаками формируется следующим образом.
1. Над исходными операндами А и В выполнить логические операции развертки получив при этом А А В В .
Ъ Р P
2. Выполнить над операндами Ар и Вр логические операции запрета
А,=А а Вр, В<=Bр Ь Ар.
3.Повторять пункты 1 и 2 для промежуточных результатов до тех пор, пока один из них не окажется равным нулю.
Работа устройства в классической системе счисления (в двоичных кодах — КСС) осуществляется по извест.— ному алгоритму Мерсера. При этом участвует блок 8 нормализации с блоком 14 коммутации, блок 6 развертки 2р с блоком 13 коммутации, блок 9 параллельного суммирования. На входы 1 и 16 подается единичный сигнал. В этом случае блок 6 развертки и блок 8 нормализации выполняют функции обыч- 2g ных регистров хранения и передачи значений операндов.
При суммировании операндов, представленных в (r,р) СС, с одинаковыми знаками в работе участвуют блок 8 нормализации с блоком 14 коммутации, блок 6 развертки с блоком 13 комму28 4 тации, группа элементов ИЛИ 10, блок 9 параллельного суммирования, блок 11 контроля, блок 12 определения окончания суммирования. На входы
2 и 16 подается единичный сигнал.
Поясним работу суммирующего уст— ройства на следующем примере.
Положим для определенности r=2, р=1, А= -12, В= — 17, Весовые коэффициенты для этого случая будут равны
P,=...24,13,7,4,2,1,1.
Перед началом суммирования исходные операнды А= 1.0011010= — 12 и
В=1.0101000= — 17 помещаются соотвест— венно в блоке 8 нормализации и в блоке 6 развертки по асинхронным входам
4 и 5. В первом промежуточном цикле суммирования с выхода .группы элементов ИЛИ 10 получаем С =A> v В
Р
=1.0111111,. с первого выходов блока 9 параллельного суммирования получаем D,А=А„л В =1.0100000, причем С,,,записывается через блок 14 коммутации в блок 8 нормализации, а 0 записывается через блок 13 коммутации в блок 6 развертки. После этого начинается следующий промежуточный цикл суммирования. Обозначив знаковый разряд символом +, результаты работы устройства сведем в табл. 1.
1234828
АрбВР 1.01000000, X= С, AD;.
8p A Ap=O 0001 0000
Таблица 2
А в
О. О О
А,=А Ьв
В,=В, ьА
О 1
О. О О
О О 1 1 1 0 1 1
А, ы О.
A<=A
1. О О
О О
1. О О
Aqp
1 О 1
О 0 0 о
1 О 1
1 1 1
0 I 1
1 0 О
О.
"2p
О О
О О
О О
А,=A„a В,>
В1 Вг
1. О
О 1
I О 0-21
При текущем D=O на выходе блока
12 формируется единичный сигнал .
Единичное значение логической функцин возбуждения Ж на выходе . блока 11 контроля будет
Рассмотрим работу устройства при суммировании операндов.с разными знаками и представленными в (т,р)-коде. В этом случае в работе участвуют блоки 6 и 7 развертки, группы эле— ментов ЗАПРЕТ 19 и 20, блок 12 окончания суммирования, группа элементов
ИЛИ 17, группа элементов И 18, блок 11 контроля.
Пусть r=3, p=i, A= -51 =1.01101 I10, В=30=0.01000010. Для этого случая
56,29, 15,8,4,2, 1, 1.
Перед началом суммирования исходные операнды В н А заносятся в блок
6 развертки по асинхронному входу блока 13 коммутации с входа 5 и в блок 7 развертки через блок 15 коммутации с входа 4. На вход 3 подается единичный сигнал ° В первом промежуточном цикле суммирования на выходе блока 6 развертки получаем код
56 29
А=-51 1..0
В 30 «О. 0
В =0.0011110 1, на выходе блока 7 развертки — код А„=01101101. После выполнения логической операции отрицания импликации на выходах группы элементов ЗАПРЕТ 20 имеем код а на выходах группы элементов ЗАПРЕТ 19
Эти коды записываются соответственно в блоки 6 и 7 развертки. При (А В )=0 на выходе блока 12 формиР руется сигнал окончания суммирования.
Полученный результат (в данном примере результат формируется на выходах группы элементов ЗАПРЕТ 20) через группу элементов ИЛИ 17 поступает на входы группы элементов И и по единичному сигналу на выходе блока 12 передается на выход 22 устройства.
Алгоритм работы устройства на всех промежуточных циклах суммирования чисел с разными знаками представЗО е в . ae . 2
15 В 4 2 1 1
1 О 1 1 1 0-51
0000 t 0 30
1 О 1 1 О 1
1 1 1 1 О 1
0 О 0 О О О
О О О О О О
О О 1 1 l 1
1 1 О О 0 О
0 О О 1 О О
О О О 0 0 О
1234828
Формула и з обр е те ния
1. Суммирующее устройство, содержащее блок нормализации, блок параллельного суммирования, блок оконча— ния суммирования, блок определения окончания суммирования, блок контро— ля, причем выходы разрядных переносов блока параллельного суммирова- 10 ния соединены с первой группой входов блока определения окончания суммирования и с первой группой входов блока контроля, вторая группа входов которого соединена с выходами разряд- 15 ных сумм блока параллельного суммировайия, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, оно содержит первый и второй блоки развертки, первую и 20 вторую группы элементов ЗАПРЕТ, первую и вторую группы элементов ИЛИ, три блока коммутации, причем первый и второй управляющие входы первого блока коммутации соединены с входами 25 признака операции в двоичных кодах или в (r,р)-кодах при одинаковых знаках операндов и признака операции в (r,р)-кодах при разных знаках операндов устройства соответственно, 30 упрвляющие входы второго блока коммутации соединены с входами признака операции в двоичных кодах и признака операции в (r,р)-кодах устройства соответственно, управляющие входы 35 третьего блока коммутации соединены с входом признака операции в (r,р)кодах при разных знаках операндов устройства, выходы первого и третьего блоков коммутации подключены к ин- 40 формационным входам первого и второго блоков развертки соответственно, выходы которых соединены с второй и третьей группами входов блока olIределения окончания суммирования со- 45 ответственно, выходы первого блока развертки соединены соответственно с прямыми входами элементов ЗАПРЕТ первой группы и с инверсными входами элементов ЗАПРЕТ второй группы, выходы второго блока развертки соединены соответственно с инверсными входами элементов ЗАПРЕТ первой группы и с прямыми входами элеменгов ЗАПРЕТ второй группы, первая и
Вторая группы информационных входов блока нормализации соединены с выхо-. дами второго блока коммутации и входами первого операнда устройства, первая, вторая и третья группы информационных входов первого блока коммутации соединены соответственно с выходами разрядных переносов блока параллельного сумьжрования, выходами элементов ЗАПРЕТ второй группы и входами второго операнда устройства, первая .и вторая группы информационных входов второго блока коммутации соединены соответственно с выходами разрядных сумм блока параллельного суммирования и выходами элементов
ИЛИ первой группы, первые и вторые входы элементов ИЛИ первой группы соединены соответственно с выходами разрядных сумм и разрядных переносов блока параллельного суммирования, входы которого соединены с выходами блока нормализации и первого блока развертки, первая и вторая группы информационных входов третьего блока коммутации соединены с выходами злементов ЗАПРЕТ первой группы и входами первого операнда устройства, входы элементов ИЛИ второй группы соединены соответственно с выходами элементов ЗАПРЕТ первой и второй групп, выходы элементов ИЛИ второй группы соединены с первыми входами соответствующих элементов И группы, вторые входы которых соединены с выходом блока определения- окончания суммирования, управляющий вход блока нормализации соединен с входом признака операции в (r,ð)-кодах при одинаковых знаках операндов устройства, управляющие входы первого блока развертки соединены с входами признаков операции в (r,р)-кодах при одинаковых и разных знаках операндов устройства, управляющий вход второго блока развертки подключен к входу признака операции в (г,р)-кодах при разных знаках операндов устройства.
°
2. Устройство по п.1, о т л и ч а ю щ е е с я тем, что блок развертки содержит и триггеров, и элементов И и (n+1) элементов ИЛИ (празрядность операндов), причем прямой выход i-го триггера (i=1 n) соединен с соответствующим выходом блбка, входы i-ro элемента ИЛИ соединены с соответствующим информационным входом блока и выходами всех предыдущих элементов И, входы -го элемента И соединены с прямым выхо1234828
Составитель I). Березкин
Техред Ч.Хаданич
Корректор II. Пилипенко
Редактор F,. Копча
Заказ 2986/51
Тираж 671
ВНИИПИ Государственного комитета СССР по делам изобретений и открытий
113035, Москва, Ж-35, Раушская наб., д. 4/5
Подписное
11ро знои > не пчо-поли г рафич еское предприятие, r. Ужгород, ул . Пр<>ект ная, 4
;« и >->и триггера, инверсными выходпмп всех предыдущих триггеров и ныходам (i+1)-го элемента ИПИ, входы которого соединены с управляющими ! входами блока, выход 1 -го ->леменз а И соединен с нулевым входом i--го триг гера,единичный вход которого соединено выходом соответствующего элемента ИЛИ.
