Адаптируемое устройство для формирования сигнала переноса

 

Изобретение относится к области автоматики и вычислительной техники и может быть использовано при разработке надежных суммирующих узлов обработки цифровой информации. Адаптируемое устройство формирования сигнала переноса предназначено для формирования сигнала переноса при суммировании четверичных чисел. Устройство содержит элементб равнозначности и ШШ-НЕ, семь информационных и пять управляющих входов и четыре выхода. На информационные входы устройства подаются разряды суммируемых четверичных цифр, сигнал переноса из предыдущего четверичного разряда и их инверсии, В случае исправного состояния устройства значения сигналов на управляющих входах безразличны. Значение вьЕсодного сигнала переноса снимается с первого выхода устройства. При возникновении в устройстве неисправности на управляющие входы подаются соответствующие сигналы, а выходной сигнал переноса снимается с одного из выходов устройства. Номер выхода и значения сигналов на управ-- ляющих входах определяются видом неисправности . Возможность адаптации при возникновении неисправности позволяет сохранять работоспособность устройства при любых одиночных, а также 79% двойных и 41% тройных неисправностей , 1 ил, 3 табя. (С (Л tvs СО 4 00 ю со

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А1 (19) (II) (51) 4 G 06 F 7/5

1

t Ге;

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К Д ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

" Ъ„-.

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (2 i ),3816667/24-24 (22) 27. 11. 84 (46) 30.05.86. Бюл. В 20 (72) С.М. Терешко и А.И. Иванов (53) 68 1.3(088.8) (56) Лысиков Б.Г. Арифметические и логические основы цифровых автоматов. Минск: Вышейшая школа", 1980, с. 169.

Авторское свидетельство СССР

Р 1053102, кл. G 06 F 7/50, 1983. (54) АДАПТИРУЕМОЕ УСТРОЙСТВО ДЛЯ

ФОРЩП ОВАНИЯ СИГНАЛА ПЕРЕНОСА (57) Изобретение относится к области автоматики и вычислительной техники и может быть использовано при разработке надежных суммирующих узлов обработки цифровой информации. Адаптируемое устройство формирования сигнала переноса предназначено для формирования сигнала переноса при суммировании четверичных чисел. Устройство содержит элементы равнозначности и ИЛИ-НЕ, семь информационных и пять управляющих входов и четыре выхода.

На информационные входы устройства подаются разряды суммируемых четверичных цифр, сигнал переноса из предыдущего четверичного разряда и их инверсии. В случае исправного состояния устройства значения сигналов на управляющих входах безразличны. Значение выходного сигнала переноса снимается с первого выхода устройстра.

При возникновении в устройстве неисправности на управляющие входы подаются соответствующие сигналы, а выходной сигнал переноса снимается с одного из выходов устройства. Номер выхода и значения сигналов на управляющих входах определяются видом неисправности. Возможность адаптации при возникновении неисправности позволяет сохранять работоспособность устройства при любых одиночных, а также 79Х двойных и 41Х тройных неисправност й. 1 ил. 3 табл. =

Ф 1234829 2

Изобретение относится к автомати- Устройство работает следующим ке и вычислительной технике и может образом.

На информационные входы 1-7 подаются сигналы Б соответствии с табл, 1. Причем х,, х являются старшими разрядами суммируемых четвертичных операндов, х, х, — младшими разрядами, х — сигнал переноса из предыдущего четвертичного разряда.

В спучае исправного состояния устройства значения сигналов на управляющих входах 8-12 безразличны, и с выхода 25, на котором реализует— ся булевая функция вида быть использовано при разработке надежных суммирующих узлов обработки цифровой иноформации. 5

Цель изобретения — упрощение уст— ройства.

На чертеже изображена функциональная схема адаптируемого устройства для формирования сигнала переноса. 0

Устройство содержит информационные входы 1-7, управляющие входы 8-12, элементы 13-16 равнозначности, элементы 17-20 И-НЕ, элементы 21-24 равнозначности, выходы 25-28.

15 х ))), р, =R(x, (R(x,,х,,х,х,) ь R(R,,x„õ„,x,) хх можно реализовать в виде элементов

Ф о р м у л а и з о б р е т е ч и я мента равнозначности, четвертый ин— формационный вход устройства соединен с четвертым входом третьего элемента равнозначности, пятый информа— ционный вход устройства соединен с снимается значение сигнала переноса в следующий четвертичный разряц.

При наличии одиночных неисправностей на управляющие входы 8-12 подаются соответствующие сигналы и значение сигнала переноса снимается с одного из выходов 25-28 согласно табл. 2. При наличии двойных неисправностей сигнал переноса в следующий четвертичный разряд формируется на выходах устройства согласно табл. 3.

Задача определения отказавших элементов может решаться при помощи диагностических тестов, которые можно построить любым из известных способов, например методом полного перебора входных переменных.

Прймер функционирования устройства.

Пусть по результатам тестирования устройства установлено, что имеет место неисправность типа 13="1".

В этом случае на управляющие входы

8-12 подаются соответственно сигнаJIhl X Хэ Х4 х И КОИСТанТа 1

Выходной сигнал снимается с выхода 28.

Анализ возможных вариантов одиночных, двойных, тройных неисправностей показывает, что устройство сохраняет работоспособность при 100% одиночных неисправностей, 79% двойных и 41% тройных неисправностей.

Устройство построено на элементах двух типов. Однако .при реализации устройства по интегральной технологии предпочтительна полная однородность структуры. Устройство можно легко привести к виду, упрощающему его реализацию в виде интегральных микросхем. Для этого элементы ИЛИ-НЕ

50 равнозначности с дополнительными входами, на которые постоянно подается сигнал Константа О(.

Адаптируемое устройство для формирования сигнала переноса., содержащее элементы равнозначности, причем первый и второй входы первого элемента равнозначности соединены с первым и вторым информационными входами устройства соответственно, первый и второй входы второго элемента равнозначности соединены с третьим и четвертым информационными входами устройства соответственно, первый и второй входы третьего элемента равнозначности соединены с пятым и шестым информационными входами устройства соответственно, первый и второй входы четвертого элемента равнозначности соединены с первым и вторым управляюшими входами устройства соответственно, первый вход пятого элемента равнозначности соединен с седьмым информационным входом устройства, о т л и ч а. ю щ е е с я тем, что, с целью упрощения, в него введены элементы И.-НЕ, причем второй информационный вход устройства соединен с третьими входами второго и третьего элементов равнозначности, третий информационный вход устройства соединен с третьим входом первого эле1234829

Таблица 1

Номер информационного входа 1 2 3 4 5 6 7

Тип сигнала

Таблица 2

Тип сигнала иа управляющих входах

Номер выхода

Номера неисправных элементов

8 9 10 11 12

i3, 17, 21

14 х х4 . х х» 1

27 х хз xtt x

16, 18, 19, 20, 22, 23, 24 25

Не влияют

Таблица 3

Номер выхода

Номера неисправных элементов

Тип сигналов на управляющих входах

8 9 10 11 12 (13,17),,(13,18), (13,19) (13,21)э (13,22)у(13923) (17, 18), (! 7, 19), (17,21) (17,22)), (17,23), (21,22) (21,23) четвертыми входами первого и второго элементов равнозначности, шестой информационный вход устройства соединен с пятым входом первого элемента равнозначности, седьмой информационный вход устройства соединен с первыми входами шестого, седьмого и восьмого элементов равнозначности, i-й (i=3,5) управляющий вход устройства соединен с i-м входом четвертого элемента равнозначности, входы первого элемента И-НЕ соединены с выходами первого, второго и четвертого элементов равнозначности соответственно, входы второго элемента И-НЕ соединены с выходами первого, третьего и четвертого элементов равнозначности соответственно, входы третьего элемента И-НЕ соединены с

5 выходами второго, третьего и четвер-. того элементов равнозначности соответственно, входы четвертого элемента И-НЕ соединены с выходами первого, второго и третьего элементов равнозначности соответственно, выход j-го (1=1,4) элемента равнозначности соединен с вторым входом (j+4)-го эле; мента равнозначности, выход которого соединен c j -м выходом устрой-!

5 ства.

Х Х ХЗ Х4 ХУ Х Х4

1234829

Номер выхода

26

Не влияют

Номера неисправных элементов (14, 17), (14, 18), (14, 20) (14,21), (14,22), (14,24) (18,20), (18,21), (18,22) (18;24), (21,24), (22,24) (15,17), (15,19), (15,20) (15, 21), (15, 23), (15, 24) (19,20), (19,21), (19,24) (19923), (23,24)

{16, f8) (16,19), (16,20) (16,22), (16,23), (16,24) (20,22), (20,23), (20,24) Продолжение табл,3

Тип сигналов на управляющих входах

8 9 1О I1 12 х2 ха хт х1

12 34829

8 8sonu7 z д q < z

Составитель А. Федоров

Техред М.Ходанич

Корректор Г. Решетник

Редактор Е. Копча

Заказ 2986/51

Тираж 67 I Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4

Адаптируемое устройство для формирования сигнала переноса Адаптируемое устройство для формирования сигнала переноса Адаптируемое устройство для формирования сигнала переноса Адаптируемое устройство для формирования сигнала переноса Адаптируемое устройство для формирования сигнала переноса 

 

Похожие патенты:

Изобретение относится к области вычислительной техники, а точнее к устройствам для сложении нескольких чисел, представленных как в двоичной , так и в двоично-десятичной системе счисления, и может использоваться в устройствах обработки информации

Изобретение относится к области вычислительной техники и может быть использовано в цифровых системах управления

Изобретение относится к вычислительной технике и предназначено для построения быстродействующих устройств обработки цифровой информации

Изобретение относится к вычислительной технике

Изобретение относится к области вычислительной техники и может быть использовано для построения многооперандных быстродействуюпщх арифметических устройств, в частности , при построении многовходовых сумматоров для реализации схем умножения и т.п

Изобретение относится к вычислительной технике и может быть использовано при построении многоразрядных сумматоров на МДП-транзисторах в качестве схемы ускоренного переноса

Изобретение относится к вычислительной технике и позволяет повысить быстродействие устройства, а также осуществить на одном устройстве сложение чисел в обратном и дополнительном кодах

Изобретение относится к области вычислительной техники и может быть использовано при обработке цифровой информации

Изобретение относится к автоматике и вычислительной технике и может быть использовано в дискретных автоматах для сложения - вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к цифровой связи, автоматике и вычислительной технике и может быть использовано при реализации параллельных выделителей канальных цифровых сигналов, устройств сигнализации и устройств для подсчета количества единиц в двоичной комбинации

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении универсальных и специализированных управляющих устройств, а также вычислительных устройств

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в дискретных автоматах для сложения-вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к вычислительной технике, в частности к способам суммирования чисел, и может быть использовано при построении арифметических устройств ЭВМ для повышения их быстродействия

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к вычислительной технике и может быть использовано при проектировании вычислительных узлов в составе специализированных БИС на основе МОП транзисторов

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано в высокоскоростных арифметико-логических устройствах, в том числе для вычисления быстрого преобразования Фурье и сверток по методу Винограда
Наверх