Устройство для определения количества единиц в двоичном числе

 

Изобретение относится к вычислительной технике и может быть использовано в устройствах контроля дискретной информации. Целью изобреf S тения является увеличение функцио- ,нальной надежности устройства. Устройство содержит п-разрядный регистр 1, инфopмaII ioнныe входы 2 устрорЧства, первую группу 3 (К-1) элементов И, где К - п/2, вторую группу 4 (п-К-1) элементов И, третью группу 5 п элементов И, два элемента ИЛИ 6 и 7, два элемента ii 8 и 9, два счетчика 10 Т1 )1 импульсов, сумматор 12, информацгю 1ный выход 13 устройства, элемент ШШ-НЕ 14, триггер 15, тактовьш вход 16, вход 17 запуска и управляющий выход 18 устройства. 1 сл. Ё с & (Л to оо О5 4 00 4

СОК)Э СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

ÄÄSUÄÄ 1236484 (51) 4 С Об F 11/! 0

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ // „;, У

Н АBTOPCHOMY СВИДЕТЕЛЬСТВУ

-.4 (21) 3828340/24-24 (22) 24.12.84 (46) 07.06.86. Вюл. Ф 21 (72) А.Х. Ганитулин и В.Г. Попов (53) 621.396(088.8) (56) Авторское свидетельство СССР

Ф 1005026, кл . G 06 Г 5/02, 1983.

Авторское свидетельство СССР

11 964627, кл. G 06 F 5/02, 1981. (54) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ

КОЛИЧЕСТВА ЕДИНИЦ В ДВОИЧНОМ ЧИСЛЕ (57) Изобретение относится к вычис— лительной технике и может быть использовано в устройствах контроля дискретной информации. Целью изобретенпя является увеличение функцио. нальной надежности устройства. Устройство содержит п-ðàçðÿäíûé регистр

1, информационные входы 2 устройства, первую группу 3 (К-1) элементов И, где К вЂ” и/2, вторую группу 4 (и-К-i) элементов И, третью группу 5 и элементов И, два элемента ИЛИ 6 и 7, два элемента И 8 и 9, два счетчика

10 н 11 импульсов, сумматор 12, информационный выход 13 устройства, элемент ИЛИ-НЕ 14, триггер 15, тактовый вход 16, вход 17 запуска и управляющий выход 18 устройства.

1 ил.

1236484 2 также будет нулевые сигналы, а на его выходе возникает единичный сигт- нал, который переводит триггер 15 в нулевое состояние. Элементы И 8 и 9

5 закрываются и подсчет числа единиц заканчивается. В счетчиках 10 и 11 импульсов фиксируется число единиц в соответствующих половинах регистра 1, на выходе сумматора эафикси10 руется число единиц в двоичном коде входного числа, а на управляющем выходе 18 устройства возникает единичный сигнал, свидетельствующий о завершении процесса подсчета единиц

15 и возможности считывания числа единиц во входном числе с информационного выхода 13 устройства.

Формул а ;ооретение относится к вычислительной технике и может быть использовано в устройствах контроля дискре ной информации.

Целью изобретения является повышение функциональной надежности устройства.

На чертеже представлена функциональная схема предлагаемого устройства.

Устройство содержит и-разрядный регистр 1, информационные входы 2 устройства, первую группу 3 (К-1) элементов И, где К = (n/2), вторую группу 4 (и-К-1) элементов И, третью группу 5 . элементов И, первый 6 и второй 7 элементы ИЛИ первый 8 и второй 9 элементы И, первый 10 и второй 11 счетчики импульсов, сумматор 12, информационный выход 13 устройства, элемент ИЛИ-НЕ 14, триггер 15, тактовый вход 16, вход 17 запуска и управляющий выход 18 устройства.

Устройство работает следующим образом.

В исходном состоянии и-разрядный регистр 1, счетчики 10 и 11 импульсов и триггер 15 обнулены. На информационные входы 2 подается двоичный код числа, а на вход 16 — тактовые импульсы. Работа устройства начинается по сигналу запуска, подаваемому на вход 17 запуска, который переводит триггер 15 в единичное состояние.

В результате этого элементы И 8 и 9 открываются и осуществляется одновременный подсчет числа единиц в обоих половинах и-разрядного регистра 1. С помощью элементов И первой группы 3 и второй группы 4 в каждой половине производится выделение старшей единицы.

Единичный сигнал поступает через элемент ИЛИ 6 (7) на первый вход элемента И 8 (9). Тактовый импульс поступает через элемент И 8 (9) на вход счетчика 10 (11) импульсов и одновременно через соответствующий элемент И третьей группы 5 устанавливает в нуль соответствующий разряд регистра I. Далее выделяется следующая единица н описанный процесс повторяется. Когда все разряды регистра 1 обнуляются, на всех входах элементов ИЛИ 6 и 7 возникают нулевые сигналы, в результате чего на всех входах элемента ИЛИ-НЕ 14

2S

ЭО

Э5

4S

55 изобретения

Устройство для определения количества единиц в двоичном числе, содержащее и-разрядный регистр, два элемента ИЛИ, два элемента И, два счетчика импульсов, триггер, первую группу (К-1) элементов И (К-п/2), вторую группу (и-К-1) элементов И, третью группу и элементов И, выход

nepsoro элемента ИЛИ подключен к первому входу первого элемента И, второй вход которого подключен к тактовому входу устройства, а выходк счетному входу первого счетчика импульсов, о т л и ч а ю щ е е с я тем, что, с целью повышения функциональной надежности, в него введены элемент ИЛИ-НЕ и сумматор, выход. которого является информационным выходом устройства, а первые и вторые входы подключены к выходам первого н второго счетчиков импульсов соответственно, первый вход второго элемента И подключен к выходу второго элемента ИЛИ и первому входу элемента ИЛИ.-НЕ, второй вход которого сое-. динен с выходом первого элемента ИЛИ, а третий вход объединен с управляю" щим выходом устройства и подключен к нулевому выходу триггера, единичный выход которого соединен с третьими входами первого и второго элементов И, установочный вход триггера является входом запуска устройства, а вход сброса триггера соединен- с выходом элемента ИЛИ-НЕ, второй вход второго элемента И подключен к тактовому входу устройства, а выход подключен к счетному входу второго

123б4

Составитель О. Неплохов

Редактор Г.Волкова Техред М.Ходанич Корректор В.Бутяга

Заказ 3092/52

Тираж 671

ВНИИПИ Государственного по делам изобретений

113035, Москва, Ж-35, Подписное комитета СССР и открытий

Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 счетчика импульсов и к первым входам (К+1), (К+2) n-ro элементов И третьей группы, выходы которых соединены с входами сброса соответствующих разрядов п-разрядного регистра, второй вход (К+1) элемента И третьей группы соединен с первым входом второго элемента ИЛИ и единичным выходом (К+1) разряда и-разрядного регистра, вторые входы элементов И с б (К+2) по и третьей группы соответственно объединены с входами с 2 по (К-и) второго элемента ИЛИ и подключены к выходам соответствующих элементов И второй группы, первый вход

i-го элемента И второй группы (i 1 2,..., n-К-1) соединен с единичным выходом (K+i+1)-ro разряда и-разрядного регистра, l-й вход i-го элемента И второй группы ()2,3, ., 2о

i+1) соединен с нулевым выходом К + 1

+i-ro разряда п"разрядного регистра, 84 4 выход первого элемента И соединен с первыми входами элементов И с 1 по К-й третьей группы, выходы которых соединены с входами сброса соответствующих разрядов и-разрядного регистра, а вторые входы — объединены с соответствующими входами первого элемента ИЛИ, первый вход первого элемента ИЛИ соединен с единичным выходом первого разряда и-разрядного регистра, à i-й вход (i=2, К) первого элемента ИЛИ соединен с выходом (i-1)-ro элемента

И первой группы, первый вход которого соединен с единичным выходом (i-1) разряда и-разрядного регистра, а j-й вход (j=2,3,...,i) подключен к нулевому выходу (j-1)-го разряда разрядного регистра, установочные входы которого являются информационными входами устройства.